|
最近使用一塊自行layout的版子,上面有FPGA與DSP共同運作,希望透過FPGA加速DSP運算,
, K/ z& E( j: O7 E8 y3 e% R& _" v但是當FPGA當中有燒錄程式時
+ X2 k0 w- C# s1 B" K4 TCCS會告訴我要 reset emulator,DSP的程式就無法繼續執行2 t* c& }; c3 K
不曉得這大概會是甚麼樣的問題所造成的?
" M6 s+ `& k8 h# Q' W
; f; D% [, c% W/ BFPGA跟DSP的EMIFA的所有腳位都有連在一起
% k9 j. k" A6 Q. RDSP是用6414,FPGA是EP2C35,CCS版本是3.1
5 e/ i1 `: D9 W9 Y/ h2 `
* Z @ E& C9 A! m1 P) yCCS丟出來的錯誤訊息如下:
& @1 [) z5 }, m/ Y. u3 s$ @
' b; }/ H/ l5 FTrouble Halting Target CPU:+ Q6 s0 c5 B- Q$ `& v5 _
Error 0x00000020/-1151
% {# H& e7 r5 J6 U7 z h5 sError during: Execution,
2 w! C! y3 U+ ~2 k$ CProcessor communication timeout.
, z) I: `- j, ^( A7 c& n' ]It is recommended to RESET EMULATOR. This will disconnect each target, 6 L9 q) Z# F4 f5 Z) q1 G4 N
perform an emulation reset, and then reconnect each target.- P+ {( N8 @3 n% z
Power cycle the target board before continuing.
( q% C2 Q7 X, }& y9 b- @% B. ?" v5 |" f
[ 本帖最後由 guesswho461 於 2008-5-2 04:37 PM 編輯 ] |
|