Duty Cycle Corrector circuit

monkeybad

之前在做PLL時, 為了能達到50% duty cycle的clock, 我把VCO頻率震兩倍在除頻下來
% @! ?9 H6 X, S- a$ B) D就可以達到50% duty cycle, 但是總覺得這樣做好像很浪費power
1 L# y3 c. k* E& k2 t所以就參考了一些有關duty cycle corrector的paper, 電路自己再稍微改良一下, 相關電路如下
給大家參考看看

, Y/ D3 _3 O2 X# {+ B電路並不算複雜, 但是仍可達到調整的功能
$ ]& K9 r2 Q3 x+ y主要運作原理是先把CKIN除以2得到CKIN/2
再用VCDL產生一個delay的CKIN/2, 然後跟CKIN/2做一些邏輯運算得到CKOUT
Inverter掛個電容是一個duty cycle to voltage電路
& _- I3 B+ h2 Y, N* V+ I* L用兩個反向的duty cycle to voltage電路產生一對差動電壓接到OP產生Vctrl
) p, I' R7 @1 COP用簡單的一階放大器就可以了, 外面再掛個電容再濾波一下使Vctrl ripple更小一點
然後Vctrl再接回去VCDL的控制電壓上
- q5 s* l0 N0 g5 GVCDL: Voltage Controlled Delay Cell
0 B: p# u) Y* w) F# t7 i! |! E' Q
+ s# W/ m- V. ?主要參考這篇paper:
) j- l; s3 r' A0 l8 v, M/ ^5 l; aS.Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits"
7 g3 |* _/ n2 ?8 f
! e- y2 S* g. Z2 p9 A8 m$ A1 B0 \& F非常非常省電 我只用了約240uW左右(CKIN約500MHz)

, B1 O# I1 C' Q) h5 m[ 本帖最後由 monkeybad 於 2008-5-7 08:50 PM 編輯 ]

shaq

Oh! man!
0 }9 z5 J0 \4 z$ o& _
That's what I'm looking for!!!!!
Thanks so much!!!!

kevin

圖中CKIN除以2得到CKIN/2 不是已經是50% duty cycle了嗎?

kevin

sorry,你目的是要得到CKIN的frequency,不是CKIN/2,
# M$ H( a% a; \# l" P) z如果是這樣,comparator一端以fixed reference voltage來作比較,會較有彈性,duty cycle可以由外來改變,且duty cycle比較準.

cicer

very good,thanks!!!!!!!!!!!!!!!!!
2 T( {& T* F+ \" y

可以说是VCO和PWM思想的结合

hitxiaojun

very good!如同甘露降临!我不断学习,不断前进!thanks!

staplerli

Very Good!!!!!!!!!!!!!!!!!!!!!!!!!!!

mixsignal

真的很不错啊，不过觉得有点复杂。有没有更简单的办法呢？？？？？？