|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 " @/ _( r! m; \- A l+ u
![]()
+ y& N2 g/ }" h5 g9 P8 W! m6 M. K恩~問到樓主我是甚麼學校?這個嘛！4 R4 V1 u( f3 _8 M6 Z* `) C0 ]
不是台成清交，也不是中字輩，更不是科字輩，
0 k7 A, z c$ p2 h& r$ G0 A小小的私立學校，就不方便透露了，5 s# {% q1 z$ s1 r0 R; c
大家可以私底下交流。
9 z# G* ` B! R) b畢竟還是在學習中。
0 s# u0 {$ B( g( P: W$ ^3 tPO上自己layout的一小部分，也請大家多指導，該如 ...
% _5 v" K+ ^0 O) s0 X- f% B6 O- i3 S( w. k
跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方)1 V M+ h# l5 m* S |2 q, y
1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致
- V8 {+ D( C |& H( m n) U2 M; }2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...5 C; C+ J& q* G/ P: Y4 M1 v2 k
3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間
0 z3 H$ j- P6 ?, y D) X' [/ C最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看& d& r& m& c; J) N
我今年也有比...不過沒交XD...所以沒有進, f5 N' L* q9 \
分享一下我畫的rdelay
m! J2 r3 b3 ]9 m( `+ v f空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd...% j8 _& T$ h- M6 {9 |
![]() / G; Y6 T4 _! ?+ I) y" y
! n' U4 O, ^1 o9 Z0 \[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
