|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
8 m0 o) {6 i' ]- ^3 n
, U# m0 R+ v5 ~! o3 B2 _% d恩~問到樓主我是甚麼學校?這個嘛!; y2 }: {( j; A: i& Q$ j& @
不是台成清交,也不是中字輩,更不是科字輩,8 \$ U) q" S @# F# ^
小小的私立學校,就不方便透露了,/ m2 g1 P( J, f+ `2 v1 p# U
大家可以私底下交流。2 @3 G0 P( o3 M1 {6 C
畢竟還是在學習中。
# _$ _2 W' o; m( T% I" KPO上自己layout的一小部分,也請大家多指導,該如 ... ( i; v' M' W& Z" L. M# E9 \# G
" w2 H0 J- m& l% c. m) Z" r2 J0 h跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
/ @: C2 h( C# q1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致, @( x$ b7 V0 O
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
2 N1 V5 [; J. z3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
0 X, K" _3 n# J" X& f. t1 b2 r最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看* O6 _6 Q( c: c
我今年也有比...不過沒交XD...所以沒有進+ n: X) z- @5 G5 |8 p7 K6 J
分享一下我畫的rdelay
; x+ v# h$ b# I" j4 C空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...
* h% h) ~, d+ g; I* i/ N
* [( e e: ~- A( G
) g) A- h. p0 p9 H8 s3 X8 p# l[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|