|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 . k3 y8 Y% P3 D3 _5 M
3 T+ ^8 K# F0 e: l/ w1 V# N5 p* j
恩~問到樓主我是甚麼學校?這個嘛!2 s' Y- S3 O! i3 } j' o2 N
不是台成清交,也不是中字輩,更不是科字輩, N$ N! j4 Q* ~. p& o# y$ q
小小的私立學校,就不方便透露了,( V2 F m% f) m: ~7 s& n( y- V
大家可以私底下交流。 W0 E7 e l& M, B0 `+ H
畢竟還是在學習中。
9 ^, z+ a \9 |( E- g1 l; k% N0 iPO上自己layout的一小部分,也請大家多指導,該如 ... 6 E7 m( U2 B# G% f' j1 F) V
9 Z/ `8 n8 E! G, U: d% Z跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)' M0 q* i8 e% r7 J( o$ A
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致
& @/ B2 q5 T9 B6 ^7 {2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
8 H( q7 S; ]! R5 n5 Y& P ^3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間. M' b2 a; x8 w! H
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
# T1 u0 ]; |7 O8 i* I7 C- ]( ?我今年也有比...不過沒交XD...所以沒有進
+ M" t. g9 u! B) |分享一下我畫的rdelay; I. p# s* @% W3 n3 L( o: H
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...6 F- X: C* d( p5 m4 D" u
/ ~( I& z, ^. s, m# d
0 M! E/ m8 Y/ R
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|