|
|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 $ [6 N7 }! E |5 s7 A
![]()
7 D/ W' W) C* @; f4 b2 p2 \恩~問到樓主我是甚麼學校?這個嘛！1 M0 O- }& w" V: s' i
不是台成清交，也不是中字輩，更不是科字輩，0 V- \2 ]7 b- d
小小的私立學校，就不方便透露了，
1 o& z) X j5 U% X" d大家可以私底下交流。1 R+ ?: m u* d* o; d
畢竟還是在學習中。
7 v5 v0 Z: o: y S0 m y! j& H0 iPO上自己layout的一小部分，也請大家多指導，該如 ...
# G# M2 `- X) a! n8 g& f8 k c跟您說一下這樣畫的一些問題，希望能讓您進決賽時有幫助(去年我評分被扣的地方)
^. E# M, X; u1.mos的等方向性...意思就是指如果mos都是放直的，全部的mos都要放直的，反之亦然，看您右上角的mos似手與其他mos的方向不一致
% c, p- |: C; Q) p: L; C- j2.不管是畫被動元件或是主動元件，都記得要補dummy mos 以及圍guard ring 非常重要...2 }& h7 U k, q
3.避免過長的走線，線跟線中間在規畫時，盡量能夠讓訊號線包在gnd 或是vdd之間- f+ _) r6 T0 C. Q$ A
最後，版上有人有分享矽拓的layout 講義，那份講義蠻棒的，建議去找來看看+ Y7 _$ h+ [2 t, @0 N
我今年也有比...不過沒交XD...所以沒有進
6 i8 l) f" ]+ N* u/ @3 [分享一下我畫的rdelay
, \% g& g% w I$ C& L. x8 t( E1 ~空間沒有利用得很好，左右留白是想在畫top的時候可以補其他元件進來，或是補gnd...4 _& Z) _% g {
![]()
; R4 c9 D' R0 u _
2 {5 H y$ G2 J! F9 g7 F9 M( l( Q[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-4-27 22:14:45
顯身卡
