關於virtex-4的Digital Clock Manager

小人發

各位大大好
5 T  G' Q. Z/ q1 {. N% x9 H我目前在使用vietex-4 的板子
關於板子上面clock source的訊號要怎麼給有點疑問
使用手冊上有寫說分成differetial,single-ended clock source 兩種
5 E  }9 V  `+ ]這是代表什麼意思
( l0 p1 G+ z1 D+ g/ s* g另外板子上有一個100M的震盪器,他說要使用DCMs可以產生不同的clock
這是代表說我要另外再寫一些指令去達到我想要的clock嗎
有大大寫過這個程式嗎?   不知道要從何下手

8 ?3 ^; t' ~9 I7 n2 D/ A8 q0 G另外有一個25M震盪器
好像可以用調撥的方式將M,N兩組開關,調成我們要的clock
out = 25x M/N
7 E% U- |+ n  y6 Y這是另外一種方式嗎

, g$ s" w' j9 a, {( J我有點搞混了...使用手冊上面寫了很多的clock輸入
要怎麼分類呢??
請使用過的大大指導一下...感謝了

rockhuang

virtex-4的版子不知是原廠網頁上的那塊？http://www.xilinx.com/products/devboards/index.htm
關於DCM功能，建議先看一下Xilinx的clock manangement
http://www.xilinx.com/support/do ... sign_clockmanag.htm
中的 XAPP132 - Using the Virtex Delay-Locked Loop

kevin

Single end--->單端輸入(從P端輸入)
Differential--->差動輸入(LVDS,,等)
如果CLOCK頻率不是很高,可採單端輸入GCLK pin,再從內部去除出所要的CLOCK頻率.

5 h# L6 U# Z; T7 ^. n0 `: [若要用DCM,從Xilinx Architecture Wizard(在ISE Accessories--->Architecture Wizard)去自動產生所要的CLOCK頻率.Wizard 會產生 .vhd,.xaw,.ucf檔.把.xaw加入design.(利用ISE add source)以下是以單一個DCM instance作例子.
7 U+ N! t- n- s& z9 |
( Z3 ~4 \1 E" H: |: ?+ d: xEX: (輸入75MHz--->>輸出50MHz)
entity ClockManageris
7 X2 y) K  n  L) X4 b$ r: {Port ( clk_50mhz : in std_logic;
clk_75mhz : out std_logic;
/ ~/ U7 O4 o5 I: \) X+ c# ^$ `3 hclk_75mhz_180 : out std_logic);
end ClockManager;
8 E  D/ A( S0 Y6 E8 w! jarchitecture Behavioral of ClockManageris
component clkgen_75mhz
! n* v/ r8 t9 T! n+ nport ( CLKIN_IN : in std_logic;
RST_IN : in std_logic;
CLKFX_OUT : out std_logic;
CLKFX180_OUT : out std_logic;
; R( u5 A$ U1 N. g5 fCLKIN_IBUFG_OUT : out std_logic;
LOCKED_OUT : out std_logic);
' ?% g/ E1 b9 W% H' f  Yend component;
begin
# J& \+ n: ?9 l- jgen_75mhz: clkgen_75mhz
port map( CLKIN_IN => clk_50mhz,
' M6 u2 V& F) H* g# b* j: MRST_IN => '0',
. u  X; W5 I7 D0 \3 B  KCLKFX_OUT => clk_75mhz,
$ [# H% |# L0 L$ _6 I/ X/ o) _' P4 l* `CLKFX180_OUT => clk_75mhz_180,
% j6 ~4 A/ @& fCLKIN_IBUFG_OUT => open,
. j0 r- \' D3 ]9 ?3 mLOCKED_OUT => open );
end Behavioral;

小人發

回復 2# 的帖子
2 k0 U! S+ C0 n6 e# U; G  o) Z
6 a5 }2 A1 H/ j$ Y( A. {/ W我們用的板子是VIRTEX-4  (LX60)
0 p) @% z: I4 J1 _% y我昨天有去網頁找了些關於DCM的資料來看
* R0 T! N6 M/ I9 w7 U6 w雖然有點複雜
9 C# d; o) e2 W- F& R; @* {不過還是看個大概

回復 3# 的帖子

+ m# C% _7 E; Q$ p+ ^9 \你講的這些動作
我昨天都有照著我在網路上找的資料大略的做過一次
: r* H% I8 V0 N6 [不過我還是有一些問題
/ b; X; j' L' N" c" I9 e& Q1 m1.像DCM的輸入   好像是由100M震出來的
那我需要256M   利用DCM 可以做得到吧??
3 I1 T4 {+ X( Y0 m( D% G. C* |還是說只能產生比100M低的時脈
# h9 ^7 @3 s) g) e- E+ @' B- V
2. DCM是分成DLL,PS,DFS嗎??
因為我昨天看到DCM組成的block
) a" i" z- R* Z7 S裡面含有這些,每個功能都不太一樣
如果我今天要產生一個單純的沒有相位移256M
那參數的設定會不會不需要用到全部??
還是只需要用到DLL就好

5 ^$ T* B* d1 R% G3.像你講的   Wizard 會產生 .vhd,.xaw,.ucf檔
. Q1 t4 K! j: Q* _   把.xaw加入design的意思是把這個檔也燒到FPGA板子裡嗎?
   那我要設定接角嗎??
, p4 y& A* n6 |* t. c8 q   因為xaw的程式不像一般會有input  output
7 I8 p3 j- \6 D; A) }9 |, i; h   所以會有點搞混掉

以上是我小小的疑問
先謝謝各位大大的解答  
6 x% A* G! [$ J/ F8 A7 g+ _
8 I# @; u9 |  D" W0 ?$ w4 f& ~5 ][ 本帖最後由 小人發 於 2008-3-20 06:51 PM 編輯 ]

kevin

要從100M產生一個單純的沒有相位移256M,要用DFS,CLKFX o/p功能,而且不是在做Deskew的話,CLKFB可不接.
: @1 u: h$ @! L2 E  B8 o
參數的設定可在Wizard內設定.以Virtex4-10來看,如果只用DFS o/p(CLKFX/CLKFX180),不用DLL o/p,
/ j5 D. {! q4 |' n1 F* minput clock 100M,ouput clock 256M,則只適用Maximum Speed/High Frequency 的Mode. Low frequency mode
最多到210M,不夠用.
" k7 O/ [1 b- l  ^.xaw 檔是Xilinx architecture wizard(XAW)設定檔,像Xilinx coregen 產生memory block的 .XCO檔 一樣,
& q0 k1 }9 j2 h: C; p. B, f在ISE 的 project manager 裡把他加入跟其他source files 一起即可.然後在你的design source file 要去 instantiate它.可參考上次帖子的例子.

小人發

我試了一下,大概知道怎麼用了
/ K  ~% X$ H1 n* V% C6 F不過還有一個問題
在DFS裡面  好像沒辦法產生準確的256M
因為它是用clock*M/D  (M跟D都是2~32的正整數)
- h4 ^; v6 w- R, Mclock=100M   那怎麼選M跟D都沒辦法達到256M
" x6 Q' `3 B7 R% f) o9 o這要怎麼辦    其他DCM的方式有辦法達到這個頻率嗎

kevin

要用2個DCM串在一起的方式.不過使用上要小心Timing及不Locked的問題.
  o) T/ u9 _) s6 T2 d

小人發

對於這兩個DCM相接的方塊圖
就是第一個block輸出是CLKDV
/ A- S, W8 b% R- b1 J所以必須是100M除以CLKDV(2,2.5,3,3.5,4........16)
6 b. l$ I* |3 x: O8 E然後再把除完的頻率當作第二個的輸入
$ r" x" q$ ^6 m+ V第二個是使用DFS   輸出是CLK*M/D (M跟D都是2~32)
  z1 e$ P" m, `  c+ f. _
5 J& B( K7 f2 \8 X. D; A我好像湊不出來可以達到256M的參數耶
是我哪裡沒搞清楚嗎
4 P( L/ ^3 H, r$ Z麻煩大大在幫我解惑一下~~

kevin

這兩個DCM相接的方塊圖只是一個應用方式,你也可以用第一個DCM FX O/P,產生200MHz,再用第二個DCM FX O/P
M/N=32/25,產生256MHz,要等第一個DCM FX O/P進入LOCK後幾個cycles,才能開始啟動第二個DCM.

小人發

我想問一下
兩個DCM相接的方法  是直接在裡面可以選擇的模式嗎
3 [. M4 L" |) F6 p7 q. l% j因為在clock wizard裡面有四種可以選擇
9 \- F$ G9 V/ f" m1.Board  Deskew with an internal  Deskew
2.Cascading  in series  wuth two DCM_ADVs
) K6 ^- _( l9 g7 o7 O1 m( e1 K3.clock forwarding/board deskew
% R- u6 _' |* Z4.single DCM_ADV
$ G7 o. z, ~+ ~/ E) _) G2 [4 p
* x$ |" S3 ~$ z, h/ L2 {4 `& K1 `照你講的方法應該是選擇第二個串接的DCM
問題是我選完之後有一句話是
CLKFX and CLKFX180  are not recommended for either INST1 and INST2 because  of jitter requirement
所以裡面沒有CLKFX的選項
6 b3 S/ a: [8 N1 i9 Z) T/ T& N3 L那就沒辦法照著大大的步驟做了
8 H; t& Q' O" ]: o還是有其他的辦法可以選呢??

kevin

的確第二個DCM不recommend FX o/p,因為jitter 會累加過大,
8 r  i. e: r# V( K! I反過來產生,先用第一個DCM FX O/P,產生128MHz(M/N=32/25),
- K7 N; M+ ~& u再用第二個DCM 2X output 產生256MHz.
或第一個DCM 2X O/P 產生200MHz,第二個DCM FX O/P M/N=32/25,產生256MHz.

小人發

但是會出現一個錯誤
) n6 A7 Y! Y1 U  q1 u因為我用的DCM是cascade in series
5 ~  U( ]2 N! i; x所以好像有限制在low frequency mode
7 G8 ?& x, C7 U6 \+ _所以在第一個輸出要達到200M會發生錯誤

還是說我選的模式跟大大講的模式不一樣
8 j  _3 A6 @( c' u% x你說的也是要用內建的 clock wizard ->2.Cascading  in series  wuth two DCM_ADVs  嗎

kevin

第一個DCM 限制I/P frequency,32M<-->75M,
不知25M震盪器可否調出來產生32M(M/N=32/25)或64M,再用一個DCM FX o/P 產生256MHz.