關於Layout 錯誤的問題

saicloud

請教各位大大:
小弟把PMOS的B和S接在一起，做LVS比對的時候結果出現錯誤~
- O4 @4 M" S* U8 @5 x, P( ?. U有什麼方法可以解決這個錯誤嗎?
以下是錯誤的內容:
: w$ p  [1 U7 d4 `5 r; K                         DETAILED INSTANCE CONNECTIONS
1 Q: q* |# S' \+ R
, ?, c7 x! R- v. E       LAYOUT NAME                                               SOURCE NAME
; K1 d) @  [' b9 p9 K0 K: Q( l**************************************************************************************************************
: f' M9 E. w; T& R1 q* _
* t" X0 j1 W; e/ X& l          (This section contains detailed information about connections of
7 X; N8 Y. a+ r0 }% `           matched instances that are involved in net discrepancies).

--------------------------------------------------------------------------------------------------------------
  L% X% j* p7 l! }. A+ Y! _6 f; ~4 F
% z5 f0 u5 A- Y6 ~$ I       X75/X510/M0(27.557,70.742)  MP(P)                         MM3  MP(P)
         g: X75/8                                                  g: net20
         s: GND                                                    d: GND
         d: VOUT1                                                  s: VOUT1
         b: VDD                                                    ** VDD **
         ** VOUT1 **                                               b: VOUT1

--------------------------------------------------------------------------------------------------------------
/ U6 m) t) O9 G+ s6 a9 [0 n" I
" m5 U, \5 Q! D* \. e) K4 K" f' d) H       X76/X510/M0(47.789,70.742)  MP(P)                         MM11  MP(P)
0 m9 u& ~7 P3 J0 S. l         g: X76/8                                                  g: net021
         s: GND                                                    d: GND
0 r/ h( r4 T% l9 y8 D- O+ D& b         d: VOUT2                                                  s: VOUT2
: s0 f1 O: z+ @! d         b: VDD                                                    ** VDD **
! x5 D0 e7 Z# {5 q$ X0 I         ** VOUT2 **                                               b: VOUT2
6 d' t7 S5 P3 Y  W8 r) ?****************************************************************************************************************

- j5 L4 q1 o* r1 N                                   INCORRECT NETS

DISC#  LAYOUT NAME                                               SOURCE NAME
' a7 o" Y6 O* u' V0 I9 L**************************************************************************************************************

; P/ x; @- m( @  1    Net VOUT1                                                 VOUT1
       --------------------------                                --------------------------
      
0 z& w" ^3 u6 t7 W       ** missing connection **                                  MM3:b
      

--------------------------------------------------------------------------------------------------------------
: v# w! t: {. o7 `' B8 U
. [! [+ j& C; [& \9 X( o( P" [+ L  2    Net VOUT2                                                 VOUT2
9 w) V/ z. x* m: W" i2 [) W4 l       --------------------------                                --------------------------
0 i( G) N( h5 D0 n  Y$ d$ P& t, w      
       ** missing connection **                                  MM11:b
4 R$ _9 j6 O- r( v  r' t      
# I7 Z0 L& l- J2 I3 W) _$ f
, U, r, R3 M5 ?8 q- B1 Y1 r& h--------------------------------------------------------------------------------------------------------------

  3    Net VDD                                                   VDD
/ V& q0 A. |, t       --------------------------                                --------------------------
( D8 u& |: i3 P. L# L& z      
0 d+ D& n* m$ ?6 P! I  j) q' N       X76/X510/M0(47.789,70.742):b                              ** missing connection **
& g: d1 C# ~" W! B2 R: \9 T3 e2 u       X75/X510/M0(27.557,70.742):b                              ** missing connection **

egg

版大....
, e* s' v# _- @9 s6 ^! c你的N-WELL有切開嗎?!
report看起來好像你把那兩顆PMOS
( _( j  H2 H- [+ S5 T! `2 K做在VDD的N-WELL裡耶
( g% `  `# E6 E9 _8 @2 L5 @檢查一下吧
這兩顆PMOS要有屬於自己的N-WELL
9 ?3 N9 o; e. Z如有說錯請多加指教

saicloud

感恩~
後來我把兩個PMOS的N-WELL分開，做LVS就正確了。
想請問你怎麼判斷呢?

egg

其實也沒什麼阿
9 i9 n- I8 ?# i- v. _% u- b由report看出那兩顆PMOS的body與netlist的對不上
0 U6 k" N. j; a: _. O加上版大您說MOS的S&B已經接在一起
, X, e. D# R6 a根據經驗...就是N-WELL不小心short或是
N-WELL給它弄成同一塊
; y7 a' O) ~' _6 q  Q0 A& B不知道這樣的解釋
2 ]" ?. J; @; M$ ?2 t5 o+ X, s滿不滿意呢?!

saicloud

嗯嗯~有較了解。
' k2 x" L$ g+ K$ y4 W: H謝謝教導~^^~~