|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:
4 n/ F& ?) I; r% R
: E, b/ j E# w如果你想做的是 RTL/testbench writig.% _; F1 _) _$ o: r3 E6 q: C
底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用:
& [% p+ |8 v+ X5 @. x+ \$ R"A SystemC Primer," by J. Bhasker9 [# ~0 o! l! X/ ^1 t6 o5 L
' w6 V0 c/ g f; q, y! J' Z4 J如果你想做的是 modeling/TLM.' i2 g1 v/ H0 k" @* F
這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:3 P# s5 \* {& D) T8 k; t: P
"SystemC: From The Ground Up," by David C. Black and Jack Donovan
" W7 Z$ ?7 x& T% E4 w% u# g"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan
. I% i- d9 G7 h: z" G Q- l! N& j0 `+ s6 Y- g X" H1 U% |
一般 research.# y4 c+ I; v7 q0 D
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:
3 F7 D5 _, R; Y4 p"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf8 @( j6 ~, h& z/ n6 b2 Y& f
"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia/ H. G6 M- U8 j- O
! @* |6 }/ z; {! t& p
SystemC 相關的 spec.8 ~/ | p5 q0 W$ C D. u7 ^
如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :( A) ?1 O: ?8 w% }# y
IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)
0 i9 {5 i; V4 K* ^3 V3 K/ JOSCI TLM-2.0 USER MANUAL
5 @/ @7 [5 i' G$ T2 ~; q( x( O6 c6 F0 QSystemC Verification Library (SCV)2 V" U& a+ a" x
上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|