一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
6 m% k$ \: B5 q8 G# y# F可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis

不知道是不是我給的訊號有問題:  
.op
.probe v(data)  v(clk) v(q) v(qb)
% t9 r) k3 l6 M7 M8 j$ h$ M4 u.tran 0.1n  50n


4 B& Y0 F, Z+ {$ \Vdd                VDD!        0        dc        3.3
0 ~( ]4 x3 N7 x3 T0 z0 }Vss                VSS!        0        dc        0

" z* h: q+ C2 x, w( |4 f* Bvclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
vin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n
! T! E# `5 @9 w" }# O9 I2 v
: X9 R2 g9 p7 W- z
請各位前輩指導一下小弟!!

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
. b; l* X) H! l/ H. q除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
  h4 g8 P- k' K* h: }我覺得你vdd 跟gnd的node好像很不一致
" u: J' j* m, T, u+ |/ O$ y這也可能會導致小電路出現internal timestep too small in transient analysis

vjc5

我認為是初始值的問題.
1 ^0 k" Z, V, \2 l數位電路做模擬時, 常常會忽略
: K8 f4 f, x$ c5 z& }0 l) i0 x參考囉

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

& F: s3 F  ]" E' H看來是我的時間設定的問題

謝謝各位大大的意見!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^