DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
+ u( N- O) X, W$ \  lDENSITY POLYI INSIDE OF EXTENT < 0.14
# z( B* j& ~2 @" M' \9 C9 npoly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808

2、M1.R.1 {@ Min M1 area coverage <30%
0 R% s* |1 X$ B0 P& [& V  f5 m2 BDENSITY M1I INSIDE OF EXTENT < 0.3
M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681
8 N8 [+ E- D# |. _1 p
3、M２.R.1 {@ Min M1 area coverage <30%
8 j& c0 T7 S0 r# g, MDENSITY M２I INSIDE OF EXTENT < 0.3
. W1 M& D( d* V3 ^4 w# CM2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
4 ^7 ]7 ?  b4 L
* s# r9 D, e; Y7 ?7 L
3 W( k: r3 t! S- n2 \最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
( K+ Q8 z& p* o, Q  t大家幫幫忙，一起替我解決一下唄
1 B4 F( Y' A% Q, y* e謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
3 a% i8 ~' Q% U2 f$ C4 t像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
等到上層整合時,再一次補齊.
高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
等到最上層整合時,再一次補齊
或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
讓光罩公司去補

u9513349

area coverage <14%
' x1 `0 L9 x1 {4 |* W' Q
6 v# ?# v8 q5 R- Tarea coverage <30%

. f1 X# M) ]) S, ]! q- B% X# B; H在drc來講是正常的(那是當作業,非下線)
% X% o& r) ]5 F) L  \
1 K- e" m" x, V* W* W' J1 ~如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ