|
CEVA和ARM合作增強CEVA DSP + ARM多處理器SoC的開發支援
支援ARM CoreSight 調試和跟蹤解決方案中的CEVA DSP,大幅降低多處理器SoC的調試成本並縮短上市時間4 F3 [: e) Z& A/ m' G' L8 A6 v
|! Z# g% L5 K4 [9 k% B' ?- F
全球領先的矽產品知識產權 (SIP) 平台解決方案和數碼訊號處理器 (DSP) 內核授權廠商CEVA公司宣佈與ARM合作,針對多處理器系統級晶片 (SoC) 解決方案的開發,在ARM® CoreSight™ 技術實現CEVA DSP內核的即時跟蹤支援。這種強化的支援將使得日益增多的採用基於CEVA DSP + ARM處理器的SoC客戶,在使用具有ARM Embedded Trace Macrocell™ (ETM) 技術的處理器時,受益於完全的系統視覺化,從而簡化調試過程及確保快速上市。
- s. w; p2 w- D% b1 c0 m7 i
: S# R3 Y8 v# V0 Q @現在許多用於無線和流動多媒體應用的複雜SoC都採用多處理器架構來提供最佳性能和所需的豐富功能集。這種多處理器方案通常意味著整個應用的調試會更為複雜。隨著CEVA即時跟蹤模組的推出,兩家公司的共同客戶能夠利用ARM ETM 技術在CEVA DSP內核中搜集軟件的執行跟蹤結果,以便保證總體系統有更好的開發和性能。
; P; n) v6 H: a0 {8 q. s* d4 `) n: C: y. L- L9 ^1 ~$ ^* u( ]
CEVA選擇採用已獲驗證的ARM ETM技術,並設計DSP與之直接介面。這種基於CEVA DSP ETM技術的介面可使DSP數據和程序訪問的獨有特性 (比如雙資料匯流排介面和多斷言程式執行) 適合於ETM介面,只需增加最少的邏輯電路就可實現完全的DSP視覺化。CEVA增加了額外的濾波邏輯,確保典型DSP應用的高數據輸送量不會超出ETM數據流程量。通過一個跟蹤埠,利用CoreSight Trace Funnel 即可收集ARM和CEVA DSP處理器的同時跟蹤結果。
% v, R: S2 H; v$ z- i
' U* v6 p, }1 I0 j; F# RARM系統設計部總經理 John Cornish 表示:「在ARM,我們致力於保證客戶擁有最廣泛全面的設計開發生態系統,並且通過擴展我們對於CEVA DSP內核的支援,將顯著增強對多核和多處理器SoC的開發流程。對於無線和流動多媒體應用,CoreSight Embedded Trace Macrocell技術將為CEVA 和 ARM的共同客戶提供更快速簡易的即時SoC調試。」' |- ^% [6 R7 R+ d9 z
' x, l, O* c* n Z) _ b3 i( o+ Q
CEVA策略客戶和合作夥伴副總裁Eyal Ben-Avraham 稱:「對於目前的複雜SoC開發而言,在及時把產品推向市場的過程中,『調試成本』是個重要因素。在CEVA DSP內核中加入即時跟蹤的支援,將使其能夠與ARM的Embedded Trace Macrocell技術相結合,並進一步加強嵌入在我們子系統和軟硬件應用解決方案中的全面多處理器支持,最終簡化調試過程。」
& }8 Z, }7 ^( s6 h$ B, x6 M! l, F6 Y6 | s
ARM的CoreSight技術為整個系統級晶片 (SoC) 提供了最完整的調試和跟蹤解決方案。它使基於ARM 處理器的SoC非常易於調試,從而加快更高品質產品的開發速度。CoreSight技術構建在ARM Embedded Trace Macrocell (ETM) 產品的基礎之上,該產品擁有龐大的授權使用者,並獲得ARM RealView® 開發工具和超過20家領先工具供應商的支援。 |
|