請教DC-DC converter

arsenal_he

各位大大，我現在要做一個DC-dc converter, input range 1.5 to 10v, output為 5v, 3.3v and 1.2v, output current均為500mA.用smic .18的製成，現在有一下顧慮：
1. input range 太寬，那么如何界定該用boost還是buck呢？ 另外，怎么讓circuit知道input的範圍而決定使用boost還是buck呢？
2. 我們用的是5.5v的transistor,那么對于10v的input,如何保證開關晶體管不會break down（因為有可能有10v的壓降在gate上麵）？
3. 不太理解error amplifier如何決定其gain, 採用哪一種架搆呢？
5 X. t' H; @% ^4 K0 x' ^4. 有關soft start如何實現呢？

1 \2 Y6 S/ c8 V( T$ n謝謝各位大大指教。

finster

看了一下你input和output電壓的specification,我想,你應該是使用Buck DC-DC
3 z5 b+ v% L: |因為Boost是昇壓,所以輸出電壓一定會比輸入電壓來的高,但從你的述說中最高的輸出電壓卻比最高的輸入電壓來的低
故而,會是Buck DC-DC
至於如何讓circuit知道這是Buck or Boost,通常會在soft-start circuit中著手,在進入soft-start mode時,判斷電感的電壓來判定這是Buck or Boost DC-DC
3 D- N1 p$ z* m! r; R7 T# u不過,就你的條件,不需要到Boost DC-DC
8 k8 ?* z+ p% t. O2 q1 q
: K8 U& J" s# u) h- k你的最高電壓高達10V卻用5.5V的transistor,我想,circuit很難設計出來,尤其是同步型的Buck DC-DC,Power MOS根本會超出最大的耐壓,所以,你所選用的製程是無法設計到10V的,建議採用別種製程或者更改specification

8 L/ t$ T' |( [! P; j. U( f7 S; Aerror amplifier有分type II和type III兩種,兩者的差別在於phase margin的補償
% F* i; I+ ^2 y  _! c至於如何設計R-C值與OP Amp的Gain and Phase margin,建議你先行study教科書,因為那關係到整個loop的行為和動作,很難用單獨一個error amplifier來解說
. Q1 j# j9 j+ D& [: p" k2 ]
0 S$ d, f! g6 a6 C目前soft-start幾乎沒有任何一篇paper有探討,建議你可以從Power大廠的data sheet看它們的function block來自我設計
我曾花過不少時間找soft-start circuit,但,只有block而沒有詳細電路,而IEEE也幾乎沒有探討過這塊block
所以,了解原理,自行參閱一些大廠的data sheet來設計吧
- \2 t0 ?- g9 q: l  u& v7 E- y
% [2 P" [/ Z/ d最後,DC-DC的動作原理並不難,但有很多的protection機制卻並不簡單,需花些心思在上面
* N& u  M8 m0 n" {0 T& W2 N& H6 q再者,DC-DC通常都會操作在大負載電流的情況,其layout也會是一個很重要的考量因素

arsenal_he

非常感謝Finster的囬答！
可是如果input為1.5v的時候呢，那么就隻能用boost得到5v暸啊；由于input可能從1.5v變到10v,所以buck,boost都有可能啊，那么我怎么讓circuit判斷input的範圍而在buck與boost之間switch呢？
4 p% J0 F6 H: [* g4 o9 B; l10v input確實沒有辦法做，我看隻能改spec暸 ：（
對于err amp,是不是關鍵要high gain然后保證pm足夠就可以暸呢？如果這樣，採用一般的ota就可以暸是不是呢？
另外對于layout,不知道finster能不能給我一些建議。
, c4 R7 v( s$ ^1 x1 B
' v/ E% k0 d, Q7 |再次感謝finster!

finster

一般來說,如果input電壓可以到達10V且是Boost DC-DC,那它的最高工作輸出電壓理論上可達20V
& c# }& G* }: l, \/ I故而,若以你的規格來看,最高input電壓10V,最高的輸出電壓卻只有5V,當然是用Buck DC-DC即可
而這是最直接的判斷方式,所以,一般都是以輸入電壓和輸出電壓的關係來判斷是用Buck or Boost DC-DC
  m# i. v: g, r0 B
) {9 H: X2 }% Y3 U$ t再來,不好意思,我想我弄錯了
/ ^: U% F2 `, j0 G因為我之前是作Buck & Boost & Inverter三種DC-DC一體的架構,所以把判斷電路給弄混了
  |! A2 Z/ Z. R7 Z2 ~基本上Buck和Boost是可以用同一個控制電路,兩者的差別只在於外接的電感和diode的接法
% D6 y' i# k- P! Z因為兩者的判斷都是藉由輸出的回授電壓拉回來和chip內部的Bandgap voltage作出較再調整電壓
所以,基本上是兩者可用同一種控制電路,只有在Inverter DC-DC會不一樣,而我上一個回覆把Inverter DC-DC弄成Boost DC-DC
不好意思,造成困擾之處還請見諒

$ T6 @1 L4 |! v  A對於error amplifier,它所要考量點乃在於外部電感及電容和ESR所組成的三階filter的pole,再配合分壓電阻的gain,再有PWM的gain和error amplifier本身的gain以及phase,故而並不是error amplifier的gain夠高,phase margin夠寬夠可,那是要配合整個loop的gain以及phase去算出來的才能夠知道error amplifier的gain和phase margin值為何,尤其是phase margin,PWM的stability就決定在error amplifier的phase margin
3 C" L- s+ B& S& A$ t2 E所以我才會說要去看教科書
1 J2 b7 ]+ l( X  a  {' V- t( J9 \因為,其中的關係式很難用三言兩語就能夠說得清楚

/ m; ?) X6 c/ b: `最後,layout部份以driver最為重要
- ]0 w+ {4 g( c* K: K; `& a9 h5 l因為它要流過大電流,所以其layout最為重要,而且它的size若沒有畫好,很有可能performance會大受影響
再者,還有bandgap circuit的layout也是一個極大重要的block

gimayon

能否介紹幾本 有介紹 error amp 的設計規範 書籍
感恩!!

arsenal_he

非常感謝finster啊！
另外能請問一下哪�有buck的matlab simulink model嗎？我找暸很久，好像還是沒有看到哦。另外在一篇帖子�麵finster提到一篇thesis “A High Efficiency Synchronous CMOS Switching Buck Regulator with Accurate Current Sensing Technique",不過怎么樣能夠看得到呢？
非常感謝finster

finster

1.很抱歉我也不知道那裡有buck的matlab simulink model
$ u2 ?0 Y* F% p% F# X" ?2 p2.有關於" A High-Efficiency Synchronous CMOS Switching Regulator with PWM PFM-Mode Operation"
它是一份92年交大碩士班的畢業論文,指導教授是吳重雨老師,你可以在全國博碩士論文找到這份資料,我大概是在2年多前要作這方面的產品時在網路上找到的這份參考資料,在我看過那麼多有關error amplifier的設計參考資料中,這份資料算是最有系統的,不過,它的方式和目前在一般大廠的data sheet有所不同,這種計算error amplifier的方式較屬於學術方面的吧
因為是別人的畢業論文而不是我的,所以,請上博碩士論文去下載,若真的不行,再給我個人e-mail把這份資料轉寄給你

0 d5 d. H+ T0 F$ ^1 d( Z3.附件檔是InterSil的data sheet,它裡面的第10頁起是介紹type III error amplifier的設計方法,這種方式是目前我看過最常見的計算方式,立琦以及一些廠商的data sheet就非常近似這種寫法,而這種方法又和第二點的交大畢業論文的方法又有些不同
  n$ ]. w5 [% F1 T+ W$ u此外,TI的National的data sheet在介紹error amplifier的計算方式又和InterSil的又有些不同,所以囉,各家有各家的計算方式,很難說有一定的標準
- G4 S" ^; R/ W( `& F個人是覺得要先了解92年交大碩士班的畢業論文中所介紹的error amplifier的計算方式,它算是很有系統的解說,了解之後再去看各大廠的data sheet會有較有概念和知道為何各家的data sheet要這麼計算

9 J6 o- j1 I+ E$ G4.我目前沒有較推薦有關在error amplifier的書籍,因為我看過幾本號稱作switching regulator的書籍,但在介紹error amplifier上並沒有很有系統的介紹
$ X# C& n7 i8 i$ _/ p: G
5.switching regulator除了function要正確外,有很多protection機製,如over current protection, thermal shut-down, zero current protection, soft start circuit等,有些書上有講,有些沒有,有些在paper上根本也不會提,反而是在data sheet才會特別列出來它的規格,所以,參考各家大廠的data sheet是有必要的

6.在layout上,switching regulator基本上和一般的layout技巧並沒有太大的不同,不過,在一些保護電路以及driver部份需特別小心,尤其是power line和ground line,以及高壓的ESD protection上都是layout上所特別要留意且小心的地方,這些很難用三言兩語來介紹,因為很多地方是藉由失敗的經驗學來的,書本以及paper根本沒有提,也很難介紹一些參考資料
3 P- j9 C" A8 z0 N, n7 m2 q
[ 本帖最後由 finster 於 2008-2-23 09:37 PM 編輯 ]

arsenal_he

非常感謝finster!
妳給的文檔非常有用，非常感謝！
關于這篇論文，dennishgj@yahoo.com？
非常感謝！

yoyo20701

謝謝大大唷~~你提供的東西很好耶~~謝謝唷~~感激你的無私
$ {- q% e+ D. ]8 R謝謝

evantung

Dear finster!
可以將
# `0 c; J& D# _$ SA High Efficiency Synchronous CMOS Switching Buck Regulator with Accurate Current Sensing Technique
這一篇論文也寄給我嗎?
; }! O6 w5 i! b1 |2 temail: newseven@ms16.hinet.net
十分感謝!

morix

請問finster大大，這篇論文的作者姓游嗎？好像之前剛好有看到說。

ianme

"具有脈衝寬度調變和脈衝頻率調變之同步高效率互補式金氧半切換式穩壓器"這篇吧?

finster

沒錯,這篇畢業論文的原作者姓游

happybull

我知道两种方法:
1.产生一个电流源,作用在CAP上,生成V=I*T/C
2.用一个简单DAC, 然后用DFF COUNTER 使DAC RAMP UP. V=0 TO REF.
/ `$ Z& `) }1 }: Z4 K
将V 与 REF 放在 ERROR AMP 同一极, FB 就从0 RAMP UP.

jerwei

非常感謝finster您的熱心分享

最近正在研究compensation部分

4 _/ R" X2 s9 `9 P; K8 y6 t- p這份datdsheet對我一定有很大的幫助

59003040

謝謝大大的提供資料~感謝~希望對我有幫助

hsk

感謝finster大的資料分享,獲益很多哩!!

alexbai

受益匪浅啊,it's wonduful,thank you very much.

youngvate

Dear finster 前輩
4 k' I# X3 Y6 V  g2 Z0 H能否將這篇論文寄給我? 我的e-mail: youngvate@yahoo.com.tw
High Efficiency Synchronous CMOS Switching Buck Regulator with Accurate Current Sensing Technique

謝謝!

yutian

感謝finster大的資料分享,獲益很多哩!!我最近也在學習這個