Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4902|回復: 6
打印 上一主題 下一主題

[問題求助] 佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-25 16:31:09 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
小妹再畫layout時將schematic中輸出port 建在第2層金屬  以metal2當作輸出port,但學長說最好輸出、入port都以m1第一層來做。
4 m5 {5 K/ F( ]1 y" O! I所以叫我m2那端再打上contact和m1  ,再將port定義在m1上。8 h/ h  g3 M5 F+ u; P( v1 q
小妹想請教輸出、入port定義在第幾層金屬是否會有影響差別? 還有是否有合適定義在第幾層金屬 ?
# H/ [$ E  v8 _9 [' _: X麻煩大大們 若有空時 能提供經驗分享 ,在此先謝謝^^
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-10-25 17:42:33 | 只看該作者
如果妳畫的是小block,那應該是為了上層整合時比較方便跨線或接線,, \; {2 z9 x5 w
不然以metal來說,越下層的電阻越大,又或者妳有包guard ring,如果用& v' o" e7 Y6 H5 I. w; e% ^
m1的話那勢必將guard ring切開拉線,對guard ring的抗干擾效果會不8 m9 {( T% {) r0 F( ?
太好
3#
發表於 2007-10-25 18:37:40 | 只看該作者
嗯~固定在哪個層metal應該不是重點吧~
2 e& n7 w  ?$ k) [  i因為是出Port是要和別的Block互接啊,所以應該考量block和block的關係才是^^
+ L0 \( ^/ c8 l
" R: Q$ u, d5 [) R" o0 ]如果你的metal在畫的時候有使用類似Digital的畫法==> M1/M3同方向;M2/M4另一個方向
7 |& [: O1 G% }$ j2 u- X: l- n那你的出port位置就要和你畫的metal的方向有關囉~這樣在block接起來的時候才不會打架
7 e0 I- m2 H; D" m" W1 @1 r/ B  a4 f  Q4 u: M2 c% M' p3 F
再來如果還要再做其它的考量,一般我的畫法會是 digital出比較低層的metal ; analog 出比較高層的metal
7 B  A- w, n' y1 C3 }- W1 s, t+ O$ b) N1 ?6 B
結論~port要出哪一層,應該視你的top而定 ^^ 0 u% B4 G* G  P* B" n
    至於小 block 要出哪一層,反正在整大block的時候~妳應該會需要再修改一下的
& f) Y! }& k8 x$ b     ==> 除非你的 floor plan 做的很好囉 ^^
4#
 樓主| 發表於 2007-10-25 18:56:55 | 只看該作者
謝謝二位的經驗談^^
- {2 Z) W9 n/ j" w" P- }( e6 v應該是指說看這電路總共有幾層 ,選擇最合適block整合的該層吧...
6 p" {3 B6 \) O$ F7 Y- T4 a/ P( d所以選擇在那層的同時也須考慮到是否像sw5722的說法 即是否會對電路造成什麼影響?
; v) e: m& F1 T4 j- F還有像您類比電路最後1級block的輸出port是擺較高層吧?如果已考量過方便block連接的層,而發現也可以定義在較低層於是以較低層的metal定義為最後1級block   port的輸出 會因此影響很大嗎? 因為sw5722提到越低層的metal 電阻性越高,小妹現在指經考量過後發現最後1級block port定義在較高或較低層都 方便block之間的整合時,那定義在較高或較低層有差嗎?
9 e1 G  T4 ^: O$ B7 p& S6 H4 D. _
[ 本帖最後由 君婷 於 2007-10-25 07:04 PM 編輯 ]
5#
發表於 2007-10-26 11:09:56 | 只看該作者
其實各層metal的電阻相差有限,用哪一層其實沒差很多,除非是
  K  w7 z2 J' _+ m- Z0 f+ L: V) w某條線怕干擾,會用top metal做,因為基底(BULK或subtrate)像
8 E; q) i( }, L5 }; y* S& ^3 I化糞池,幾乎所有guard ring吸收的雜訊,都會排到基底,怕干擾
- M9 G/ k9 {. L. t9 P2 F自然離它越遠越好,因為top metal是在最上層.
6#
發表於 2007-12-7 09:52:34 | 只看該作者
出Port 的考量點大致上就這幾點
6 I! ]2 g8 T* F6 f$ K  q. v1.與上一層的或其他的Block 相接時,較短路徑的方向和位置3 I( w! j9 S5 S2 \. H9 n7 D
2.出線方向的Metal layer 選用
+ P- B. s; V$ n& e$ d   如 H M1/M3/M5
, o( J5 Z0 E, i' Q# ~9 D9 x     V M2/M4/M6; E) ?+ X4 k1 s. y8 p  ~6 h
3.已知其他對應欲接線 Block 的出pin layer,並調整與之對應.
& s0 H) r. }/ \* ^4 e5 t4.提高接線時的方便(彈性),不只出一層Layer. -->For APR常用的技巧: z' E- V$ P$ r, V
5.其他考量如 Noise(選用較高層..),避開Power Ring用的Layer(不然會拉不出去)
7#
發表於 2007-12-24 20:14:13 | 只看該作者
我認為定在M1是比較理想的,這可以從兩方面來看
1 D" a. W  w9 u+ N, U* K1.在TOP layout 時出線會比較好出/ v: n! y7 V, |% i' G  L( n6 E! t- x
2.若以APR來看,若將port出在M2以上的 metal layer( @3 d: x8 h- P; @3 I' @
  則將可能會擋住 M2 以上的 metal routing ,這樣將會撐大 route 的面積
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-29 07:59 PM , Processed in 0.106513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表