Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4910|回復: 6
打印 上一主題 下一主題

[問題求助] 佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-25 16:31:09 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
小妹再畫layout時將schematic中輸出port 建在第2層金屬  以metal2當作輸出port,但學長說最好輸出、入port都以m1第一層來做。
. K6 y, @! q- x/ C" z6 t; N( K5 Q所以叫我m2那端再打上contact和m1  ,再將port定義在m1上。
8 `' O- P8 F0 q; @7 _小妹想請教輸出、入port定義在第幾層金屬是否會有影響差別? 還有是否有合適定義在第幾層金屬 ?
; c$ h; D: D; S3 J; D7 \8 ^% g# \5 `; D( C麻煩大大們 若有空時 能提供經驗分享 ,在此先謝謝^^
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-10-25 17:42:33 | 只看該作者
如果妳畫的是小block,那應該是為了上層整合時比較方便跨線或接線,' v8 O4 G5 Q5 P5 w& z4 Y# X& t
不然以metal來說,越下層的電阻越大,又或者妳有包guard ring,如果用1 r' l* p1 K& [0 s1 V; X
m1的話那勢必將guard ring切開拉線,對guard ring的抗干擾效果會不
9 V3 j* ^; {, [: H" X" w. n太好
3#
發表於 2007-10-25 18:37:40 | 只看該作者
嗯~固定在哪個層metal應該不是重點吧~
* ^" E  u8 Z0 h; G$ K& h  e, e' D因為是出Port是要和別的Block互接啊,所以應該考量block和block的關係才是^^5 E& J' S9 |; g3 o6 x
7 Y9 O9 `% Z- e4 }2 Q8 \: B
如果你的metal在畫的時候有使用類似Digital的畫法==> M1/M3同方向;M2/M4另一個方向
, q5 U+ B5 h8 p. |# a那你的出port位置就要和你畫的metal的方向有關囉~這樣在block接起來的時候才不會打架& D5 ~# f8 s" Z# G+ n
- W1 y1 m  ?9 g3 Q4 \9 p
再來如果還要再做其它的考量,一般我的畫法會是 digital出比較低層的metal ; analog 出比較高層的metal & v4 T' T$ F, G1 z/ _/ M
% H. F8 q: o5 C) l7 h) E6 e
結論~port要出哪一層,應該視你的top而定 ^^
. G: j7 c' W0 M9 V    至於小 block 要出哪一層,反正在整大block的時候~妳應該會需要再修改一下的
8 g+ d+ Q0 e$ A2 o! |1 m7 `' R     ==> 除非你的 floor plan 做的很好囉 ^^
4#
 樓主| 發表於 2007-10-25 18:56:55 | 只看該作者
謝謝二位的經驗談^^0 x: c5 u9 K4 }, `1 l
應該是指說看這電路總共有幾層 ,選擇最合適block整合的該層吧...
0 Z, P1 d+ [/ P所以選擇在那層的同時也須考慮到是否像sw5722的說法 即是否會對電路造成什麼影響?2 B( M9 d& B( z
還有像您類比電路最後1級block的輸出port是擺較高層吧?如果已考量過方便block連接的層,而發現也可以定義在較低層於是以較低層的metal定義為最後1級block   port的輸出 會因此影響很大嗎? 因為sw5722提到越低層的metal 電阻性越高,小妹現在指經考量過後發現最後1級block port定義在較高或較低層都 方便block之間的整合時,那定義在較高或較低層有差嗎?6 z% ?8 f8 p; i$ }

1 r) U' I8 _: `8 M[ 本帖最後由 君婷 於 2007-10-25 07:04 PM 編輯 ]
5#
發表於 2007-10-26 11:09:56 | 只看該作者
其實各層metal的電阻相差有限,用哪一層其實沒差很多,除非是, C# b8 j6 R* U/ f% `
某條線怕干擾,會用top metal做,因為基底(BULK或subtrate)像3 Y+ ^8 w  C4 R( e5 B/ `
化糞池,幾乎所有guard ring吸收的雜訊,都會排到基底,怕干擾
& V! ^! S, p9 k, h9 a自然離它越遠越好,因為top metal是在最上層.
6#
發表於 2007-12-7 09:52:34 | 只看該作者
出Port 的考量點大致上就這幾點/ Q% |) c2 I+ u2 z) T0 H8 F
1.與上一層的或其他的Block 相接時,較短路徑的方向和位置: j/ q/ a/ i* ^5 A& ^* l
2.出線方向的Metal layer 選用
8 i: M6 e# J  ?1 t+ M5 ]   如 H M1/M3/M5
. Z3 k# u2 R3 T) f     V M2/M4/M6- }8 \' ?$ O  ?2 V" a0 W! {
3.已知其他對應欲接線 Block 的出pin layer,並調整與之對應.
9 l3 F* U2 h9 T5 _1 q4.提高接線時的方便(彈性),不只出一層Layer. -->For APR常用的技巧% `" o6 O/ a. J+ s/ C
5.其他考量如 Noise(選用較高層..),避開Power Ring用的Layer(不然會拉不出去)
7#
發表於 2007-12-24 20:14:13 | 只看該作者
我認為定在M1是比較理想的,這可以從兩方面來看
8 @( _) M- X# p: A' w' Z7 w1.在TOP layout 時出線會比較好出
4 y: _( b+ h  |* C, _. S; S: ?2.若以APR來看,若將port出在M2以上的 metal layer$ ?" F! H3 S2 p, z5 t! A
  則將可能會擋住 M2 以上的 metal routing ,這樣將會撐大 route 的面積
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-5 03:43 AM , Processed in 0.119516 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表