設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › IO PAD v.s lvs
返回列表 發新帖
查看: 6216|回復: 6
打印 上一主題 下一主題

[問題求助] IO PAD v.s lvs

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-15 14:17:16 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問一下~在連接完iopad之後
; y6 A3 Q& b; i4 {+ E  q6 n& l% t' x; C" G. i( T; b8 c0 w
還需要跑lvs驗證嗎?!
9 ]( g3 M1 n% G
  o( r6 |% P8 {, r) e7 I1 J, U如有需要 在netlist檔需要再加什麼元件?!3 k9 G0 R! }5 V/ R! ^

/ o+ t; @5 w, W$ B如果要下教育性晶片的話6 v/ y3 q/ v9 O/ i; i. n9 f
1 [. [! v% l% P+ Z$ U) W6 |
那iopad該去哪下載呢?!
+ t8 a, y6 m9 ?( _( H  Q, W6 @+ q1 `( x! c$ G- K0 s" a
謝謝回文
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2007-10-15 22:41:30 | 只看該作者
把I/O PAD Netlist加入到你自己設計的電路中
7 j0 _: z& G7 a3 U$ h在一起Run LVS就可以了  k# w9 K0 _' h* V3 A9 e& H
一般製程廠都會提供I/O PAD SPICE Netlist* z" f- z- b8 z+ R2 b& |0 c/ }- [

8 @* l7 _$ A" K, Y1 B6 R如果要下CIC教育性晶片的話,應該要向CIC申請才有吧1 M. U9 y: l- v- Z6 s- S
一般是拿不到的
回復 支持 反對

使用道具 舉報

君婷
3#
發表於 2007-10-15 23:03:39 | 只看該作者
小妹突然好奇一件事 自已未曾想過這問題! 因為CIC與TSMC合作 提供0.35UM給我們學習，而提供的PAD並非完整的，所以學生們tape out前 其實只是先將core circuit佈局完及驗証完後再跑完post-sim後 才加入pad 並寫相關申請下線的資料給CIC，否則一開始剛佈局完core circuit就馬上加入pad再跑驗証的話 只能作DRC罷了....  ，因為schematic方面又沒提供pad來畫 ,LVS無法作!
+ W" V3 @$ l* J1 s
, R* I  r1 K& f2 c但小妹想問如果以業界來說的話!
# @" m2 I5 R. k6 H是不是一開始PAD的schematic及layout 圖都會給我們了，讓我們一開始在佈局完後就加入再來跑驗証呢?   麻煩大大請說明一下情形  很多初學者一定沒想到這點辣!
回復 支持 反對

使用道具 舉報

4#
發表於 2007-10-16 01:49:33 | 只看該作者
我以我所見的經驗提供參考~
. M% u; g8 S1 M 在各製程大廠會提供各電壓的POWER PAD,也會有SINGAL PAD,IO PAD供各設計公司使用~
: e; f. l( P# [# j  s! |# T2 @$ ` 各公司會依狀況使用或是用自己公司所研發設計出來的~
5 o1 K7 Q3 b  {8 S  s: h: X/ I& z% e! R0 g
因此這些都會被歸納在同各LIBRARY中(依特性),而LAYOUT到後面要做LVS驗證時~就會把使用到
4 e' W2 G0 U  E; G9 [: K的PAD NETLIST INCLUDE進來,再把TOP丟下去RUN~0 \9 n, C$ n- J" p6 ~& S
所以在作LAYOUT時,PAD就已經被選定用哪些了,而PAD的LAYOUT就交由專門畫PAD的LAYOUT DESIGNER
$ u' z5 E0 o6 i. O, |去完成~~所以是不會有你所說的狀況的  ^^"
4 I" K2 q* T, ~/ C% X6 q, M8 [6 u. j% j0 o
淺見~~
回復 支持 反對

使用道具 舉報

君婷
5#
發表於 2007-10-16 06:14:10 | 只看該作者
依大大提供的經驗更簡略的說明應該是說 在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS    ，應該是這樣吧?  因為從netlist檔電路主體連接情形 就能知道其schematic的電路連接情形。. `) |+ _# z6 {6 d' X
而小妹之前提過文章問i/o pad是否為佈局工作的範圍之一?
# ~$ `0 N: u" K! m請問樓上的大大  是不是有的公司是由PAD Designer 設計好且layout也是他畫?完全看公司制度呢?   . s5 k/ q4 h, q9 w! _
麻煩提供看法 謝謝^^
回復 支持 反對

使用道具 舉報

6#
發表於 2007-10-16 17:06:29 | 只看該作者
回答問號1: 你所說"在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS" 這是CORE 已經跟PAD 拉好線的狀況~ 所以~是的!
% K+ j9 t. ^2 r; k3 G2 N' h; w5 @6 {  N# @9 m. S! I3 g
回答問號2:是的~IO PAD的LAYOUT 也是佈局的內容之一* u0 n" f% K+ P; x4 D
( e; h% d' v4 C9 |) q! H& p/ }
回答問號3:你在某篇提到有提到"專業分工",所以PAD 的佈局是由佈局工程師完成的唷!% l9 J2 K2 J  L( ]3 b8 ^) D$ k) ?
                   (就我所知道的)!
, O1 y& s; d; h" Y* A; V- A( W8 _  I2 p; r
別再叫我大大了啦~~大家經驗分享罷了~~大大是稱呼經驗豐富的~我承擔不起啦  呵呵^^
回復 支持 反對

使用道具 舉報

7#
發表於 2007-10-16 17:07:03 | 只看該作者
回答問號1: 你所說"在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS" 這是CORE 已經跟PAD 拉好線的狀況~ 所以~是的!
, O- X2 ?. A/ z. M- B! E: c( \1 G7 A$ }; b* ~
回答問號2:是的~IO PAD的LAYOUT 也是佈局的內容之一
3 o' {/ q/ a' W( E4 g7 X. ?7 D; \8 T& ^9 L
回答問號3:你在某篇提到有提到"專業分工",所以PAD 的佈局是由佈局工程師完成的唷!$ @! ]% h0 t3 _# [7 N" x  `1 f
                   (就我所知道的)!2 ~8 V8 I9 O6 F( c4 e

' W7 |4 v# [2 m$ ~* @, c% T別再叫我大大了啦~~大家經驗分享罷了~~大大是稱呼經驗豐富的~我承擔不起啦  呵呵^^
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 06:13 AM , Processed in 0.123015 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表