Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6782|回復: 2
打印 上一主題 下一主題

[問題求助] 請問delay line 中的buffer

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-8-24 15:34:01 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問我要從哪裡找到有關他的電路,以及如何比較精確的算出他所延遲的T為多少?

評分

參與人數 1Chipcoin +2 收起 理由
monkeybad + 2 有什麼問題大家一起討論啦

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-8-26 22:46:00 | 只看該作者
基本上delay line的buffer就是一般的buffer,也就是由兩個inverter所串接而成的delay cell
8 x( v# t# b. J# ?/ @我以前有建過library,在作delay line時,因為一般的buffer的delay time大概只有不到ns的等級$ o: I- ]4 F/ `4 j+ d
故而,第一個inverter通常都作的特別地weak,並且在output端接一個NMOS電容來增加負載,使得delay time能夠再長一點
6 Y: _3 |3 d3 O& K3 i$ C' A而第二個inverter就是一般等級size的,如此一來即可造出較長的delay time
3 I: B3 @* o1 w$ }6 ~' n當然,delay line的buffer並不一定只有兩個inverter來組成,也有用4個inverter來組成的,端看你怎麼設計1 `% t5 ?' o/ V( Q" w+ S, m
另外,delay line的delay time無法很精確,因為在process變動和溫度考量下,delay time會有不算小的差距,再者,如果delay line的負載也很大的話,其delay time的變動會更大' Z6 W: @9 E9 G
一般有提供library的公司,可以查到其delay line的規格,它們在提供其delay time時也有其maximum/typical/minimum time/ s' f9 }; d3 k6 g) `4 w2 V4 K
4 p6 T9 k5 k- i2 U. z+ D0 f! \- O4 Y
最後,delay line除非是自行設計的電路,要不然若是用library的delay cell的話,其delay time是固定的

評分

參與人數 3Chipcoin +2 +7 收起 理由
yhchang + 3 Good answer!
monkeybad + 2 + 2 回答的很詳細喔
sjhor + 2 Good answer!

查看全部評分

3#
發表於 2007-8-28 02:39:25 | 只看該作者
一般常看到的 delay cell,還有 differential inverter 喔。+ H/ R6 I4 z5 s: F' [

- S$ O* o) ~0 H& [* @6 V每一級正負對調,串接起來即可。0 R( v0 W- ~6 ~, R
( R4 H' u& p5 K/ _$ A! J6 _
我的經驗是,實際兜起來,每一級的延遲不一定相同,但應該要保持在一個範圍內。
2 \0 Q) ?" g% X( V, ~2 T) v
7 ]7 A; ]7 c- t8 d  b比較直接的作法就是跑模擬,然後量測每一級的 delay。

評分

參與人數 1Chipcoin +2 +2 收起 理由
monkeybad + 2 + 2 多謝補充!

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 10:36 PM , Processed in 0.106514 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表