請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
4 `/ L; M# M% G+ i  A) B在下初入門，設計跟理論之間有極大的差距.....
, d3 X( E6 u: ]; h在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
0 ^% N1 X; h& v$ S$ G; X; \
9 h  V+ u+ E3 R+ Z增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
4 j1 b* Y& A2 _2 [+ L8 }  H但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
! d' B: F& H4 Y3 w1 h8 F而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
& ~/ }/ m- w- Q+ D3 r6 v/ D
2 Z, {+ p. p8 x! d! o5 `$ I所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??
! \! j9 Q, E* }: o3 @% J+ p
+ Y/ K$ i" M. x7 l; S# N# ?6 b3 l2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
* _+ A& ?! ~! a) s
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

+ A& M5 L3 X: h/ |& \0 ]1 n大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
.prot
- f1 r- `, N" w3 P5 D8 r.lib 'xxxxx.lib' TT
7 `" Z* G8 A/ h. ]* B- C.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
***********description****************
: @4 m3 U+ Z" f1 l& V4 _" m*****************
, {! E2 W5 F  @VDD vdd gnd! 1.2V
% _6 {8 s/ T7 q
VB1 vb1 gnd! 0.74v
+ Q; \% Z4 v  b( }VB2 vb2 gnd! 0.4v
" [, t5 n4 W4 H: n% UVB3 vb3 gnd! 0.38v

9 f2 q, U5 m8 z% N. H" mVCM vcm gnd! dc 0.6v
+ L8 S0 s. w! Q4 U* S7 WVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
. k1 S- u* Y; F0 n( KEIN+ in+ vcm vd gnd! 0.5
) _$ {0 {* @! L! GEIN- in- vcm vd gnd! -0.5
6 }5 A2 N# F( L( a* F*****************

+ B$ g; s: ~4 d& _+ \M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
0 I0 h5 H. x' ^+ i* H$ R/ BM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
4 T2 q- t: Y2 B# _3 J, NM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
) w& @0 ^) r; H+ U' ^! }! PM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
+ ], ?  a& e# p) U! eM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
  a: w9 o5 I; g1 n4 o( p4 Q8 F, K
% @' R2 X# v% E& H: _1 A# x) P: M***********analysis*************
2 N6 S% @- h: ~6 G************output**************
.op
! ]& t, V2 f0 K1 W3 ~.option post
.tf v(nout) vd
, j; ]2 X# d$ R. e# w! y.end

      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
; Y5 d% g8 D% Z* O& _      output resistance at v(nout)             =    1.0725x
4 W- t# _  M: ~! V- `9 B9 U! [! J: n增益只有115.... 要怎麼才能升到1k以上勒??

[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
3 m% ?0 _" j1 Q1 C" k5 Z差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
0 e3 [& A; |6 g7 k" a' G9 A結果反而調不出我要的值，
7 y( Y; {7 m$ ]  b" I小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
3 V* M' ~0 h* ~9 {& P$ j8 k4 P: Y
' ^3 @) @' ]8 k2 d  `2 F# o
多虧有vince大大的肯定，小弟才敢放手去做
' P) b5 {$ ]+ X0 d" N9 V; v' k
不過，現在卻又遇到個難題，
' q0 \* }/ b' T9 F+ ~* Y電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
" V( s3 E0 c- ?& r調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
' l* ^' c' `& F/ A; ^, f4 V7 i8 T因為看起來是IC內部的power
需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
2 m( F# j' T1 h9 v9 {( x這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
6 M; M3 `* H: M$ s  P; {, \load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
# E# ]% z7 z0 k. R7 B; q5 c所以...就想說先以增益為目標....

7 u( y  h! k; f" v; o9 d[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
# Y" K& q3 o3 B8 r, M2 V$ O5 f6 P8 P當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
0 G$ S( h4 A3 h而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
2 x  G' h" j0 {1 J+ n3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
$ v$ q) [4 W4 X9 t1 j   那我會建議你用更簡單的架構
) A) A! N% _9 \1 U# p; z3 [# D   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
; z  Y$ A+ j& D1 f5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
0 X3 M( o% ?5 G, S7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
5 y" R/ p5 v. p( l2 j2 G8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
+ ~% ~8 j' l& s' C' S. d看到各位大大為我解答，讓我求助無門的情況下感動非常了
4 i, J/ |# Y/ L+ h恩，我現在就試試各位大大的方法，跟建議，
4 O. M8 A( r: e- a  Y) b5 `2 F我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
3 c# q3 X/ [9 S3 L" ~" n3 e(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
& P9 c0 G1 R7 M' S9 h0 w; R1 }除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

5 D8 K* B9 G& K% I( f- ^( O[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
$ r- \" a) u( t0 h/ m(昏頭)
& `3 F3 n3 w( u  B抱歉抱歉....
' g; p3 X' F  A. b* \. Cfinster大大說的....是指沒有MD和MC時的設計嗎??
+ x; t/ L$ v. z4 f+ i恩...那應該是我的寬長比設計的問題了...
" t( [) A. @0 t0 v2 C/ R( U7 O我重新再重推做一次...

[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
8 Q8 }  g& x& v/ B1 K有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

! s; i" w. Y; w) D, Q; y* J6 ^6 S[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
3 U, |; `+ ~* f6 ?話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
- j2 G! P! U5 j4 q! h# t) v抱歉抱歉....
% i. }' y  o; s$ p' T4 i2 b( K$ Lfinster大大說的....是指沒有MD和MC時的設計嗎??
: B/ N! |' A2 v) p, Q恩...那應該是我的寬長比設計的問題了...
/ {* g! r; U& T' N+ N# T+ {- B3 `我重新再重推做一次...

8 X% j8 _) B+ B

, `  F% L- w* `. o- f6 X! s不了解你指的MD和MC的縮寫意思
% Q1 T8 k9 H( B; }; b) a我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
) W) X9 n1 v$ @$ ]  @因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
: @" u+ f8 E" W* ?自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
# J8 S( V, h$ T5 p小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
6 F: o- C/ \! Q& w$ [: A0 {很謝謝kgbriver的寶貴意見~~~
; Y! F/ W/ c( t$ m5 h+ k看finster大大的解說，
發現OP的學問，還真是多....
8 t2 B$ L- o& }2 T9 E; \2 h唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
" Y; H6 a6 G; ^) a0 W
恩.....原來如此...
" h) o3 a% a# B0 v1 D: L0 e今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
3 ^# f. P% |0 b  P: t- x& d$ @+ `+ V" T真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
  p. o# e: Y" ]2 s很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
唉...小 ...

' _% C9 |+ k7 H! h9 W* f  E

我想,你有點誤會我的意思了
% y9 L% V$ Q/ n1 y7 X# k在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
* C3 A* z# y1 a  a3 P如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
. z6 c& W5 v* H1 b7 \而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

/ m* x+ E- v  T- {7 n; A3 r6 v
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....