|
2#
![](static/image/common/ico_lz.png)
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程9 {. ^$ w) Y, k" v! T1 V" f
97年11月03日 (星期一)
+ w3 e' b! {% \. c i時 間 活 動 內 容9 H+ [) [6 l( G4 X- W9 ~7 j
8:30-9:00 報 到4 ?/ }" }1 t a! y
9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)- I( ]. P9 f# E2 D) n2 {0 o! I
9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展( k" Z6 Z4 e# p9 }4 I m
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授7 ]+ B% W5 z h5 E
內容包含:8 J) g; H* Z/ p6 b- N) a
1. EMC問題趨勢的發生與分析2 u- E7 t3 h! c/ P/ ~
2. 數位無線通訊平台Platform noise 之分析
( B; ~( j" ?1 O/ a$ J( E- Platform noise effect
$ s- e% l& p) z- Noise measurement procedure
* d& b1 v& F% H3. EMC之原理分析與設計技術簡介
9 ~! r5 n8 O. D$ Z- c E- Filtering
3 I. P4 U5 }1 G0 l- Shielding& c. X8 a, l, d( u7 i
- PCB Layout
8 j; O* I+ Z3 y9 m5 X8 }0 S/ i) \9 N: t4. 電源完整性(PI)之分析與設計
# K5 B, c" {* I" B* a; Z- Power/Ground plane layer impedance measurement9 t) P" | [, o3 x \2 U( g
- Power Distribution System (PDS) Design1 v i4 }2 ~+ A; x. \5 \5 n# i7 n
5. 信號完整性(SI) 之分析與設計
Z5 @+ g g2 D: p; x) T- Measurements for Signal Integrity8 L( k$ |) X4 a7 F* E% I
- Multi-Gigabit transmission over backplane systems& L4 }$ b' @: M: F4 O* g
) l: H8 [) j1 }0 `& G4 i
) A0 x, h1 I3 `97年11月04日 (星期二)9 o( [3 G3 I! V
5 Q. f7 a( s4 B0 ]6 p9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
3 F3 ?- o/ L/ \4 v1 A1 t3 N/ e內容包含:' B" ^' t0 T9 W
電磁模擬範例分析
+ y. m& K* m* N6. Basic module-EMI analysis of sample board from experiment and simulation! L- ?, O) g/ X) U9 C/ }0 J5 U
• WBFC Modeling and Simulation
6 C. h2 `; O$ q• MP Modeling and Simulation
- Z: X# {; c- G# u7 |2 x• TEM Cell Modeling and Simulation
) Z6 y; O @1 s" I( V) b$ g- General Noise Characteristics
{- R- s, ]: @2 w- Power Noise Study
, K6 l) O; J& g2 ?8 o: T! V4 K/ T- Signal Noise and SI Study! ~/ ?3 ~; D* N) n y
� Slit on Reference Plane5 i- L5 }4 |, E4 W& M" C5 I
� Signal Pattern at the Edge of the reference plane
! Y9 S. b& e2 @' R� Reference Plane change( L9 d' |, G. ^5 H, E0 |
� Trace near the Card Edge
, l, S! ^% l) H- t5 | n; q5 A7. Trend of EMC issues on chip-level
7 ]' F& G6 P$ V9 E& b8. EMC design trend for chip-level
- p. ]: u" `. G, |1 ?& l97年11月05日 (星期三)6 u! q( e/ X% y. ~7 M3 \: v
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授: H0 ]" V3 u+ w; S
內容包含:
/ t$ _ `. F# A9. IC-EMC相關標準與量測設備及技術簡介6 \% d# X# f2 a9 Z6 Z( m7 l3 }9 g
10. IBIS modeling vs. Spice modeling ' u- i+ N; s; D& R
11. IBM的電磁模擬軟體簡介與其在EMC設計的應用# |" |; h# ^3 a# s' A$ u
12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring
7 ^: v) \9 b$ C+ ^( V6 M• New Challenges in Modeling and Measurements' ]% N3 q) h& n( L) v, b( t
• Loss Mechanisms and Their Significance5 n9 o! c2 w2 w/ R
• Limitations of Present Methodologies
: X# }1 O" g# _( X3 }• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique$ N# C+ X2 `! C, p( [( _1 I& r6 Y7 m! m
• Production-level Process Integrity Monitoring
, V* Z( y# e1 ~" U5 n+ K0 C 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|