EMI 設計要點

shiyongrong

EMI的问题本质还是信号完整性的问题

stevec96

這是一個好題目
5 F/ C) T4 W) S: l$ J- o# t首先, EMC 輻射能量 絕對是clock 能量遭遇阻抗匹配 unmatch 的副產品,根據這個理論在layout 區塊性的看好 layout 使其信號去回迴路順暢與阻抗匹配,別以為多加Decoupling / Bypass CC 就可以解決問題,
- N' I+ w! j* \% I% }9 L5 `! ~  \1 H6 s任一個trace上的節點都會產生共振頻率反彈,
任何一個though-hole都會產生L+C+R的效應,
越乾淨的trace越容易控制好阻抗,(接近理想值) ---- 怎麼去怎麼回 ----
layout 是EMC的核心手法, 所以第一版layout 決定了這產品的命運
$ C# v* l% `& x* V, R. l該隊 H/W,M/E 堅持的想法就應該堅持,否則痛的是自己
: e# k* {( q+ X  m) ~8 ndebug 是救急 -- 老闆最怕的部分 -- 成本增加 --- 產線組裝困難

3 X5 n! S* q% v9 n8 ^4 W下回聊

Morgan

自己經驗在PCB上EMI/EMC有通則，只是實際都特解。

( B+ u% E" M0 t0 O' D1 a原理圖時候，先預留可以可以調整用的pi型電路；擺件時針對干擾源進行調整；走線時用GND進行隔離。

但是最後那個讓你拿到認證，都是try and error下產物，很少看到是跑一些模擬下的答案。

stevec96

EMC 的學習與成長過程,每位工程師都有一些共通點,由 try & err 的小工程師一步步成長到獨當一面的EMC主管,有些歷程會困住一些人,以致流失了EMC人才,
& N5 `4 w+ t% j5 p; C在這邊我試圖做個引子,讓我們不致在projects壓力與老闆的懷疑眼光中,失去自信 (因為EMC過不了,project delay  好重的壓力  關進Lab練功吧)
6 |% i7 k; U, n! h( T1 q: g
Step 1:
   混沌期: 聽說EMC很紅,找份工程師做做,測試也可以.
, M: J  f* S# F9 l$ H* y( sStep 2:
: w! e. C' [$ x. h, V3 w, N9 _, g. j. {   萌芽期: 法規似乎朗朗上口,貼貼gaskets, 銅箔好像也能降低個5~6 dB,原來EMC就是這麼回事, (見縫插針).
自己就幹過在PC機殼邊貼了一圈gasket,造成產線QA不良與工時耗損,唉!被我老闆拎著見廠長大人,當場指天發誓限時解決.(粉心虛),  敝人差點陣亡在這一時期,幸運的是廠長根本不相信我的誓言,找來國外母公司EMC支援的俄國主任工程師(他給我看他在大三讀書的女兒,吼!!一級美女~~~~粉抱歉,那時我已婚她未嫁)很負責且親切的分析與解決問題,開玩笑這是他的業績—必須負責的解決交差--,我兩眼冒著凶狠的金光,挖咧!!發了!!!EMC原來應該是這樣玩的.就這樣我成了black magic的俘虜.一輩子.
: G5 O4 C9 T0 q/ f& t/ jStep 3:
   發展期: 工欲善其事,必先利其器, 俄國工程師介紹我看這本書,他稱這是EMC Bible,我也同意.它也是後期我在多年教育訓練的必備課程.新進工程師全本必須通讀且做PowerPoint .跟大家分享他的心得,(嘿嘿!狠毒但有效)
Emc & the Printed Circuit Board: Design, Theory, & Layout Made Simple by Mark I. Montrose
7 C0 Q' k7 ~# B! d9 a   EMC的全盤設計精華,都在其中(IDMEEEEMC),但只知其一不之其二是這時期EMC工程師最大的麻煩,或許說是陷阱,幸運的是我年輕時花了4年在機械設計工程系(讀書).就業後轉行又花了8年在電子硬體設計(包含RF),所以避免了這許多麻煩,這本書的每一條設計都被我與我的team(後來功夫長進被升官了)私自運用公司在職訓練逐一驗證完畢,除了damping繞法(磁場強度不一)有所出入,全部證實是可靠的(differential /Common mode),
Step 4:
   升天期: 當理論與實際都通達時,通常解決問題是信手捻來,因為對造成的原因可以經過簡單的信號驗證,一一釐清後,直達問題核心,藉著debug的經驗與能力,提出最佳solution,沒有之一. 預前設計是這時期的主要職責.
2 c- f( B% F9 t) l' ~9 t, W
3 Z) o/ Y; W. O   這些是個人的小小心得,供大眾參考.謝謝

pompom7788

感謝大大分享的資訊
4 `! L5 N- @& @; E* y5 n
: ^0 a% u$ A0 ?2 v# ^) Q6 Z3Q~

larrywang58

回復 24# stevec96
" W& ~4 H$ W7 G' E& D0 M

) |- r% T$ {# G, p; [    大大，请问可否告知德国专家推荐的是什么书呢？

armuro

回復 24# stevec96

. U4 k7 w3 c2 u2 Q
; d  e- R: M3 {' r, P# [  受益良多謝謝

astrajen

數位訊號比較容易處理，EMI頻率必須考慮訊號x20倍，FR4的PCB在過去處理的經驗以PCI的33MHz為分界，以下的頻率比較容易處理，以上的訊號基本上當作RF傳輸線來看。同步訊號(或BUS)必須以group方式處理，一般Layout必須先決定電源配置、大電流路徑，其次隔離Analog區塊，再來是頻率較高的部份。RF必須獨立專門處理。Layout現在是一門很專業的技術，必須針對實例去解釋"為什麼?"，有些理論在實際走線還必須經過修正才會有效(零件、材料、製程、成本等影響)

ini0121o

理念跟實作是有差異的
+ T$ q2 y, ]! d: }( ]* a6 s- `
當產品給你的面積已經限制住
去跟別人談甚麼最佳佈線概念都是空談

$ N. f4 B- m6 u% h+ x談技術面的東西只能跟技術人談
當業務面跟工程面有衝突的時候
2 Q/ t& r1 a) ^往往是業務面凌駕工程

vvmek

感謝前輩分享
學習~學習~!

olendo

推一下希望能夠解決我目前的問題

liou.jenhao

感謝分享寶貴經驗~作為RD的我受益實在無窮無盡...

souwen

在這可以吸收到很多前輩的經驗

yaw92702

謝謝分享~最近解EMI都不是很順利~"~

oscarf777xp

感謝stevec96大大的分享

% {! b$ x" e% y3 K5 L6 ?努力練功去!!

kottas

接觸這領域三年多，對於一些EMI的解法一知半解，
" B6 a' P% e( p- o很多都是經驗累積，但是對於背後的理論基礎相當貧乏。

來這邊學習一下

k330333

新手來觀摩觀摩~感謝前輩們指教

bape770101

感謝發文 對新手來講EMC吸取前輩經驗是一大進步的動力

bape770101

新手吸收知識 大大進步ㄚㄚㄚㄚㄚㄚ

pipippip

最近在解EMI，主官都說低頻比較好解，可是沒有頭緒阿，可以用的對策都用了，成效都不好，
要改到LAYOUT就頭大了，重點是......板子還不是我LAYOUT的 XD
看過大家的回覆有點方向，該看點書了  謝謝前輩們的分享