Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 251664|回復: 208
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-17 01:46:19 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

# A( N' C& i( k* ^上面是在下正在做的差動放大器,正遇到瓶頸中...冏
& L: `$ n  \: M在下初入門,設計跟理論之間有極大的差距.....
, R. U- ^3 m7 e  y在下私心的設計方法,讓M1的電流愈大,則GM愈大,M4,M5的電流愈小,則ro愈大,' _. h( C0 j/ }/ g+ g
所以努力調整小Vb1讓|VGS1|的值愈大,調小Vb2讓I5愈小,& ?/ x9 J# q3 L  _
等到M1到了飽和與triode的極限的時候,再調小vb3至適當值
, u2 s( g) L6 n% d! n
# c. ?$ N0 O9 V$ Q) h5 @增益是有如在下所預測的上升,不過....頂多卻也才達Vout/vd = 120....' E8 ?1 i* q) I
但我的差動放大器想要作為運算放大器用,甚至要運用在regulator上,增益必然要K以上的單位吧(莫名的肯定),: U6 [: E8 u% E6 q  e, l
在下使用的是65nm的製程,所以VDD是1.2V,9 a# J1 G0 C$ Q! L2 |* ]4 Q" {
而我VCM的值則是固定在0.6V,
9 J3 I5 _  \' ^" {& @# y  ^  q看別人範例的OP,也都是把VCM固定在VDD的一半,所以在下也有樣學樣,但卻也不知道原因,5 r2 k8 P" v, d

0 ?8 `* C% G8 O6 ?3 M5 h所以有幾個問題跟訣竅想請教各位大大,
7 Y% Q+ C* C- J  ]# q1.VCM的值真的需要固定在VDD的一半嗎??% j. J0 Z; v/ z/ H# H% z

4 \2 l5 G* W) L+ R2.folding cascode的OP,大大的步驟都是什麼?先調整Vb3,在碰Vb1,再調Vb2?然後再考慮是否調寬長比?
; ]$ m+ g8 k$ W# W/ Y& c! H& B" B) |5 P# y) D
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣,之後只調W不碰L....3 u  t% E" V$ P# c9 d6 m9 v

. I& h$ J( p- L3 f& P大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
6 ]% p7 o9 W  h3 v希望各位有經驗的大大不吝指教(跪拜)~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂131 踩 分享分享
推薦
發表於 2008-5-20 20:35:33 | 只看該作者
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過,
- E+ p! f; R4 a$ X! g9 o, i6 R! A附上他的paper讓大家研究看看。
# l5 i9 L9 d. F! T. m7 u7 K) a
遊客,如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
3#
 樓主| 發表於 2008-5-18 13:53:39 | 只看該作者
PO上小弟的hspice好了
4 C6 @* ^% a6 D6 j' T$ L***********folding*************
  U6 `9 x" }# ~! W.prot
3 r! S; J- r0 a# i0 J; [.lib 'xxxxx.lib' TT- w; s5 \! J: @& P9 I: m
.unprot
; C9 |) r. Y# C  Y$ J2 K.globle VDD# k# E7 R3 n+ e) I6 ^
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
1 ]: @9 O* V) G1 \+ ~2 G, d***********description****************5 b  A' k7 c2 [  a5 I. |% j4 x
*****************
8 t3 s! @2 x4 w! t  |VDD vdd gnd! 1.2V* }! c! E, p) M0 l  _9 T
1 M3 o$ ^$ n$ B
VB1 vb1 gnd! 0.74v
+ X/ c4 h* o. F; sVB2 vb2 gnd! 0.4v
: M: ]/ ?3 s+ O5 A$ ]7 DVB3 vb3 gnd! 0.38v. }% [- h2 ]: R5 Q; t# S: k, @7 ^
' [) T' d/ S; u. @2 x; S4 |- q, b  `
VCM vcm gnd! dc 0.6v# x4 I# e, a6 i. K1 o0 W5 |) Y1 I' q
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
$ T; J4 j, ~! y; c4 o; v0 ~*VC vc gnd! DC 0V0 s4 F, i/ g! p, G1 G3 f+ y* c
EIN+ in+ vcm vd gnd! 0.5
1 h# U; o0 V, A0 a2 B5 F" DEIN- in- vcm vd gnd! -0.5
% W( o, n5 {. K  b*****************
$ J- P$ l! H; \5 ~$ k1 z; \/ I' L) D& o- l% Q$ A/ m1 r
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
( v7 V: L: A' W1 JM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
0 l- b/ q) i+ C2 ~6 M; c! xM3 n2 in- n1 n1 xxxx L=Lp W=Wp1* s1 c. R/ z1 A3 O: m- v
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4# s0 d: |3 V1 p$ {$ U0 M7 r" y6 j, }' z
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4% ^/ a9 r; F! i- o$ e
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3, Q6 \+ k) e* D& d/ F2 l- @
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn30 r$ n7 }) R3 w3 B, `# `
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn21 u8 d/ P3 P, q6 b) D
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
1 E) Q, x" c$ ?6 w  u0 ]% q/ R$ Q( \& E
***********analysis*************  Z7 v  |/ Y5 Y( }, e! Y
************output**************0 l1 J+ f" Y% u" O) F  p
.op
, p8 _- J! ]  A( c7 L.option post
9 P. r  U$ @! M5 \6 j.tf v(nout) vd
& S7 X2 _9 h) ]2 i  s( w.end
- G( t/ \4 ?& t* j+ l, V' @" j5 O" Y: B  \' T. @. L3 \$ C
      v(nout)/vd                               = -115.0583
6 w' X' Q6 T3 C+ V2 C1 A! t0 a      input resistance at             vd       =  1.000e+203 j+ c& f( |% {& D7 @: d* R9 r( [9 Q8 e
      output resistance at v(nout)             =    1.0725x, ]! W4 F: o/ d: o2 E0 a) i! Q$ X
增益只有115.... 要怎麼才能升到1k以上勒??
. S7 N! `+ e# S. ?7 ^
8 i) m7 g+ J  E4 H' d[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
4#
發表於 2008-5-19 23:28:39 | 只看該作者
one stage op with gain 40dB
( o' Y0 h5 o" q差不多極限了
5#
 樓主| 發表於 2008-5-20 00:08:52 | 只看該作者
原來如此...原來是到極限了...
. E$ S' O# }3 V% @9 B$ l& K  U) s% j因為小弟的解釋跟說明,造成指導老師誤判成後面的部分屬於LDO,9 f, i1 D( h2 \: u
結果反而調不出我要的值,
/ k+ i& y# T+ O7 V1 e小弟也跟同學討論了許久,以為會不會那張圖就是整顆OP,所以也開始試著從two-stage的方向下手" J1 l% i* l4 K3 K  c7 P

0 h/ D) f5 j* U# S7 \7 }) P/ H4 x5 u# u) L) ]+ D6 Q
多虧有vince大大的肯定,小弟才敢放手去做. Z- ?3 |+ r5 Q1 O  C

; P; P; B9 \- o# _, n$ V" [: l+ N不過,現在卻又遇到個難題,
5 l+ q/ L/ ]+ K電壓值該怎麼調,或者W/L該怎麼分配,
+ @' W% f; f% x才能讓Mdrive的部份便成SATURATION??
9 I+ D/ H5 W( K調了整整一個下午,linear就是linear,說不變就是不變....1 e: n. t& d4 S: }$ ]- {2 b# A
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
6#
發表於 2008-5-20 09:49:38 | 只看該作者
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
: W' X* f2 j: A$ W! A) ^  O( E看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
' }. K$ P2 T  f你可以調看看
7#
發表於 2008-5-20 11:21:02 | 只看該作者
能不能說明一下regulator的load是什麼?, B2 U; I; ?0 x% U* K; t) G& K
因為看起來是IC內部的power. G. l; ~/ a! |) Q/ E8 t
需要多少電流?2 J) ~& K3 F) a6 ?
regulator 的load regulation spec是多少?, u- N% C2 k5 N' C6 o
第一級OP bias電流多少?' m& j( e9 e3 u% M) o
這樣比較好提供意見 
8#
發表於 2008-5-20 22:05:47 | 只看該作者
thank you for sharing this material

評分

參與人數 1Chipcoin -3 收起 理由
sjhor -3 敷衍回覆!所有回覆內容都是一樣!!

查看全部評分

9#
 樓主| 發表於 2008-5-21 00:46:38 | 只看該作者
謝謝mbission 大大,所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯,我明天去實驗室試看看。8 W+ z" z% B2 ?- X, h
謝謝hiyato大大提供的PAPER......
7 y7 _9 B. F. |# q' _回vince大大,
% L6 P0 Q7 P, R7 ~load預計是SRAM ARRAY,是作為SRAM的供應電壓用。
2 `" K: f# Z8 m3 B; U剩下的...恩,也不太清楚,似乎是自己設計....
, A" q8 t8 s7 Q& a- R, u所以...就想說先以增益為目標....6 C+ {8 s. j8 f% w( m
6 \1 M: }: t0 u
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
10#
發表於 2008-5-21 09:46:59 | 只看該作者
有資料可以參考嗎?
% Q. r4 I2 m& b+ @. E8 |0 X2 t/ `感謝大大們的分享~~~~~~~~~~~~~~`
11#
發表於 2008-5-21 09:50:07 | 只看該作者
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!8 M+ L  l5 p" v" M% @
當然會犧牲headroom
12#
發表於 2008-5-21 14:03:22 | 只看該作者
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)4 W2 F9 ]# W/ r
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)" \9 Y+ ?2 m& A. `" T, A6 I6 K# t
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
13#
發表於 2008-5-22 00:14:10 | 只看該作者
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain& n8 E4 S' D& |
   原因是kbgriver所說的  
: g4 `  i( z. k- V$ w+ F* G2 C8 b2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
6 @: r/ }" j: @- @- n* K0 o9 A; F   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region* j' y2 C9 {! M; W
   做了也是白做: _' F* u' R  `5 b
3. gain大有他的好處  可是over design只是增加自己的困擾
6 I0 `& v# P$ Y; d5 S   所以你應該是要去算一下你到底需要多少gain: T9 r& O# M8 Y- g( \" w
4. 如果你是學生  而這個不是你論文的主要部分
; i. V9 q6 i8 g: a2 c, m" b   那我會建議你用更簡單的架構2 {) J' q* n/ `! l% J, _
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
, Q* B7 n1 r9 e4 X   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的" H5 i- g# F+ R, \& }
5. 你的VCM就是你的Vref 不是1/2 vdd$ h* h. Q, j; {; ]
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
; _& g3 ?1 u( L" E7 q$ I7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
4 e! `/ D0 C9 ?  k% H* Z' A8. 今天話有點多  不好意思
14#
發表於 2008-5-22 09:03:41 | 只看該作者
XDD
' R. V( w# v* [+ {/ c3 w不會拉,vince大大見解非常的寶貴唷!
% o5 g( T* ^% [+ |* o5 _更謝謝finster大為我提供的建議,- m6 @8 j. n6 V
看到各位大大為我解答,讓我求助無門的情況下感動非常了1 Q! c. l! _+ f" t, c
恩,我現在就試試各位大大的方法,跟建議,
4 }' {8 t5 L* U8 f* J, R. R0 q% L我試完後的結果再跟各位大大報告!1 m8 \8 S- k/ R& C  g
謝謝大大們的不吝指教....- W& u4 l& L) r  ~5 \$ i) G
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判,還不如說他因為趕時間,而我的意見又很多,他反而覺得都有可能,只是他傾向試上面的方法...對老師真是萬分抱歉啊)" A  z% T8 H4 q0 T' d

0 \" z: ~. i7 s% @% u) |3 z' @4 Y. B恩恩~~~對喔~~~Md處的地方,看RAZAVI後,就TWO-STAGE來說,應該再底下再接一個NMOS,給他負載,並且提供電流...  R  M% P2 D/ ~- A( A, b
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
0 f7 o" \) \/ h: }# w除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處,是顆sram...
% h5 r1 e( x) B3 |& q# m小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~3 H" f4 U, y( T

4 J% k7 g; X3 r" b" |# v[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
15#
 樓主| 發表於 2008-5-22 09:46:01 | 只看該作者
咦?6 h# I' |4 I" Y. g* f# X) C0 c
話說剛剛才發現,小弟忘了把同學的帳號登出而po文......: \  D' \4 L9 q' S- b# p0 g
(昏頭)
: r0 N* W" v: ?( }抱歉抱歉....: k9 W4 G7 w# o3 b# o
finster大大說的....是指沒有MD和MC時的設計嗎??. ]: J  ?, k+ p
恩...那應該是我的寬長比設計的問題了...
) s( m. {+ O, {7 K  L5 o我重新再重推做一次...
' l! Y* D- _! Q$ h5 p" Z7 |. d2 X' H1 Q' w2 K: ~- G& q
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
16#
發表於 2008-5-22 13:24:44 | 只看該作者
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
' E% u) V3 M8 M! U# q3 m* S& [有看到香港大學Philip K. T. Mok教授的paper裡面有出現過,
3 D! k8 F5 W. n! Z: l: n) _附上他的paper讓大家研究看看。: P8 t' a8 E) g) G' y
**** 本內容被作者隱藏 *****

* u+ ?" K7 a3 c4 i1 U2 }& B' B$ Jregulator領域是我的下一階段要做的目標,看別人推薦的paper比自己是找有效多了。
' ~( k! R) m5 Z9 O/ x: X; n% m 要錢以後再說。" b0 r& b' T8 N) f+ }8 u* ]

% ~" l$ G; j5 g" _[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
17#
發表於 2008-5-22 18:49:53 | 只看該作者
原帖由 st80069 於 2008-5-22 09:46 AM 發表 2 `7 h! z  _0 M. ?; H, H* {0 k, O
咦?
# E1 D  T/ G/ s話說剛剛才發現,小弟忘了把同學的帳號登出而po文......
7 `: ?! l: w9 U) I5 R; n(昏頭)+ ^. A- I5 }* C! n0 F+ N! v
抱歉抱歉....
4 M) O* P( N, j, N8 b- v4 ^. M, Ifinster大大說的....是指沒有MD和MC時的設計嗎??
0 F- w" [, J: b* R0 e; n恩...那應該是我的寬長比設計的問題了...
+ h1 k9 L+ C& \+ Q# a我重新再重推做一次...

( w9 U2 ~' K* V2 K
  u* P* @3 n, W* h- K
# D, O8 ]( e/ M% o- z5 d* V* Z$ k& u
不了解你指的MD和MC的縮寫意思
" c) M* c1 K% P& q6 C* f/ U3 h我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
  K, l6 n, W+ J( s9 t因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去1 w: S9 O, I3 X( _$ A$ u
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
18#
 樓主| 發表於 2008-5-22 22:50:16 | 只看該作者
喔喔~~漏了感謝kgbriver的建議,因為這是專題上面的指定....2 u, L8 R7 I6 R
小弟才疏,怕亂修改會影響後面的設計,所以只敢乖乖仿學。
% f- j$ ?/ w; t3 |) b5 Y很謝謝kgbriver的寶貴意見~~~# O/ S; X3 K0 M9 R2 ~1 u" [. X- d
看finster大大的解說,2 D6 U* [$ a. \2 F
發現OP的學問,還真是多....
: U0 ^/ J8 A0 A& ?( c& a& l  K唉...小弟新生入門,很多問題,還請各位大大們不要見怪~~~很謝謝大家~~- A7 w6 [( t( l7 Q% P; g
& ^5 W7 X, j. U# f  }) |
從上面感覺起來,finster大大是先給定電壓囉,然後如果沒達到飽和,就只調W/L比?2 Z7 E$ F) ~% T

6 W8 U  x: _1 R& E+ a& Y恩.....原來如此...
; c( ]5 ~4 Z/ N. P2 @今天發現了一個問題.....小弟的功率真是省到了一個極點....8 v  v' u2 R7 i* M
電流總共才20u....致使M6,M7的gm小的可怕,增益因而不能提升....) _2 @6 t( P- a  ]0 @4 n0 ?
也就是說,如果能維持電流情況下調升W降L把gm7上升10倍,就能達到60dB了,YA~~
1 U% U5 B5 D% v7 h9 s% [/ m結果失敗....; Y/ _, ~% a2 l, K( U
真是牽一髮而動全身....一調就全部變樣....SAT,LINEAR都要重新....; u& M1 S8 d2 k6 s
大大們的精粹,小弟一時還真是難以上手....真是對不住啊....(慚愧)
19#
發表於 2008-5-27 22:32:37 | 只看該作者
原帖由 st80069 於 2008-5-22 10:50 PM 發表
7 S6 I% `* Q3 t喔喔~~漏了感謝kgbriver的建議,因為這是專題上面的指定....: A- u! d4 W5 u) w! ]& [
小弟才疏,怕亂修改會影響後面的設計,所以只敢乖乖仿學。
2 L7 _$ w6 a% l. R, ?+ C很謝謝kgbriver的寶貴意見~~~
  \5 T$ {1 m: ?  ?# G7 ]0 [+ L( m看finster大大的解說,
+ }8 U1 ]( I2 A- v& r5 Q+ v發現OP的學問,還真是多...., k' t+ k2 G" w0 Y, P
唉...小 ...

+ t6 J8 h  @, L0 h: n( j1 I
) r9 Z0 j5 I* ~. J: N% O( g* ~) H9 ^. n3 P
我想,你有點誤會我的意思了5 c9 ?3 s( y- E  a) i; T* Q; ?# S
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
+ m, q3 {& @& \而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

評分

參與人數 1 +5 收起 理由
st80069 + 5 唉呀呀~~~原來這個有評分的功能....這麼久

查看全部評分

20#
 樓主| 發表於 2008-5-30 10:34:07 | 只看該作者
原帖由 finster 於 2008-5-21 02:03 PM 發表
5 ]0 w- g' f/ c- S8 |% P如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)% h9 O: T- u9 z* \! G5 q
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
: i0 D: Y& ^" d  U' r

, r2 G( H! \6 u* _2 s4 I( q9 s1 L嗯...3天來測試發現...結果,如果只有一級,那電流鏡那端的電流就必須極小,彌補不夠的電阻,不過...卻也為了彌補...結果導致gm7的值極小而必須加大w,或者固定小電流,gm7ro7(ro9||ro2)同時放大寬長..../ y; u. M; @5 F& _, _. L2 @  A
哀....然後面積就變得超大超大....
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 02:02 PM , Processed in 0.142518 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表