那裡可以接 FPGA, IC , IP 的case?

tommywgt

小弟人在國外, 月底或下月初會回去, 到時會好好的跟各位連絡的
" g& z9 b! H9 j# S: J8 Y另外大家可能誤會了一件事
我並沒有時間來主持這樣的事情, 所以我自己也是無償在做這樣的事,
幫大家賺點錢倒是真的
, {4 c3 v/ W0 D& {# r
細節在此不多說, 有機會接觸的話進一步再談

這週沒什麼時間, 下週歡迎有加我msn的人, 隨時在線上交流

milksoda

如果只是個阿菜....不知要多久才能學到可以接CASE的程度= =
不能我也想接的說....

duffrose

一般不願意外包的原因是因為智材的問題，還有系統要很複雜才能有所競爭力，一般外包比較難進入這個門檻。

keyway

好像有個網站就"國家IP庫",不過裡面的東西廣告很多...

tonywanghui

大家是否后对MCU的IC有兴趣，如果有兴趣，请发mail到wyh12272126.com

jcase

專案詳細說明
' @& v6 |! g( H
2 X( D1 ^+ S. e, G; X2 d% }1.工作內容：我們要發包用FPGA邏輯程式的撰寫，自動控制相關應用
2.配合時間：要視專案進行情況而定
3.配合地點：發包後可在家作業
4.專案預算：詳談議價
5.注意事項：意者請先來信附上簡歷以及作品，若符合需求，我們會主動與您連絡
. q1 M5 P2 l0 N% |# D
& r! e" T5 C0 m, r+ E+ g4 c7 X7 \

所需專長：

資料庫程式設計、視窗程式設計、套裝軟體程式設計、驅動程式、資訊系統建置、資訊系統整合、無線通信程式設計、軟體測試、機械設備設計、無線通信電路設計、IC設計、電子電路設計、被動元件設計、自動化控制

fufu1119

我前陣子倒是有幾個案子, 金額大約在100萬左右, 但單靠一人之力實在不好完成

jcase

專案詳細說明
8 d) Y, w4 ?+ ^/ n4 `  ]
1.工作內容：我們需發包ACTEL A54SX32 PQ208，ACTEL APA600-BGG456，LATTICE ISPLSI2128VE-100LT，模擬動作
2.配合時間：要視專案情況而定，發包後四個月內完成
/ F) M- y$ R0 ]" j: F; L! {3.配合地點：發包後可在家作業，北部接案者尤佳，他區也歡迎
, K# D" l' i  q' {$ u* ]' ~4.專案預算：50,000元以內
: [. I4 V9 b6 n. R" T) {# m5.注意事項：意者請先來信附上相關作品及簡歷

jcase

專案詳細說明
3 N) @" P  ^' M6 s! M. x
7 E. \) i5 H7 F1.工作內容：我們需發包做出在DE2-70上可以用的觸控電子琴,需播放歌曲,錄音,如果觸控功能有播放和錄音那更好.用quartus ii 和nios的書
2.配合時間：要視專案情況而定
/ D# [. G8 ]$ h3.配合地點：發包後可在家作業，新莊桃園地區接案者尤佳，他區也歡迎
) x/ Z$ E  q/ x/ ^' I4.專案預算：20,000元以內
5.注意事項：意者請先來信附上相關作品及簡歷

jcase

對接收的X光信號處理技術進行研究，採用FPGA和DSP技術研製II型X光採集接收板，開發乙太網介面。

合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

專案詳細說明

1.工作內容：我們需發包編寫過ATMEL(89C5131A-UM為主)，需有相關程式編寫經驗
) a% v! g- _. N/ |, W( j' o2.配合時間：要視專案情況而定
+ g9 a- U( E) M* }) ]/ H( ?" Y4 b3.配合地點：發包後可在家作業
4.專案預算：詳談議價
5.注意事項：意者請先來信附上相關作品及簡歷

jcase

專案詳細說明

. v$ w) a" e. M, L1.案件內容：使用STC12C5410編寫程序推動YM12232C液晶屏，並置入編碼程序，透過IO按鍵輸入，進行編碼程序運算進行解碼，並將解碼結果顯示於液晶屏上。
2.配合時間：皆可
3 U# |2 N2 u) J( R$ W0 X  o3.配合地點：北台灣
4.注意事項：會提供相關硬體

jcase

專案詳細說明

& J6 y# s$ X" b( V1.工作內容：我們需發包數位信號處理教學，教學者須準備教材，理論部分須熟悉（數學部分），主要需要的是音訊部分,範例須為c# or f# or Erlang or Mathematica，不要Matlab,想至少了解如何實作分離一個wav檔中不同頻率or特定波型的sequence
2.配合時間：要視專案情況而定，2012,一月底之前
3.配合地點：發包後需駐點教學，台北地區接案者尤佳，他區也歡迎
% b- W: ]- P- o( o2 [4.專案預算：10000（12hr）（2hr/per times）
" X( Z5 Z3 T7 k: n0 e5.注意事項：電機資工資科物理數學相關研究所以上或有實作經驗者

jcase

【專案詳細】       

+ y# v* g& R/ Q1.案件說明：
FPGA 邏輯線路設計(接案者熟悉的為原則，或使用XILINX XC3S200AN最佳)
PCI > FGPA > 周邊元件控制線路
: T, [9 w" n0 h4 f: O3 K8 D# cPCI規格：REV. 2.3 33MHz
1 j  D6 K% b0 z0 u* ^1 eFPGA設計：本專案需要設計的內容，PCI介面的 IP CODE需自行處裡
周邊元件控制線路：會提供與XILINX XC3S200AN搭配的相關硬體線路      

2.配合時間：30天

3.配合地點：北台灣

# @0 T$ @$ T4 M( w$ K- V, Q4.注意事項：驗證方式為，與本公司的軟體工程師配合編寫API，驗證相關周邊硬體功能

jcase

專案採用的是Xilinx公司的Spartan系列的FPGA和Ti和2801xDSP，計畫在FPGA上掛液晶和鍵盤等，目前急需解決的是兩者之間做到命令、資料的傳輸。

. P4 O( t: @/ q, E. ?  q8 a! a
合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

專案採用的是Xilinx公司的Spartan系列的FPGA和Ti和2801xDSP，計畫在FPGA上掛液晶和鍵盤等，目前急需解決的是兩者之間可以做到中斷處理。

+ q3 q1 A- Q0 g; V/ r
合作面議。能者與意者請email研發簡歷與chip123聯絡。

jcase

如何從多方面提高DSP AD採樣的精度。本系統對剩餘電流的採樣精度要求比較高，採樣的範圍是20mA-1000mA，目前在硬體上我們通過剩餘電流互感器得到最初的電流信號，再經過採樣電阻轉達換為電壓信號，然後用精密整流電路進行全波整流得到0-2V的電壓信號送入DSP的AD埠。希望能夠在硬體和軟體上給與改進方法，提高採樣的精度。
! W/ T3 I) s* ?5 L, g# E

3 l. k# d. z5 P合作面議。能者與意者請email研發簡歷與chip123聯絡。

globe0968

【專案詳細】       
1 K; ^% R; `$ Y: ^7 }% y
9 W2 F* ?0 f( k1.工作內容：(寫verilog 程式(我們已經有simulink完整架構圖)，所有的東西我們都有，只需要"幫我們翻成verilog 程式(基本上都是數學函數而已)放在FPGA上面可以動"就算完工)
+ O. v, x7 U$ q6 P- V! x2.配合時間：(接案日開始計算七天)
3.配合地點：(不要求)
4.專案預算：(1萬)
; `8 U+ T  z- q% w7 g% {5.注意事項：請盡量以手機聯絡       

【所需專長】       
1 P: u! N- k! W. e% k
會寫verilog 程式(我們已經有simulink完整架構圖)，所有的東西我們都有，只需要"幫我們翻成verilog 程式放在FPGA上面可以動"就算完工，七天內完成-"一萬元"

jcase

【專案詳細】       

+ b4 _$ M, L* u9 S' I9 F2 y1.案件說明：設計FPGA/CPLD電路，取代已停產之IC.
+ j: c) v2 |# A" M" n2 O2.工作時間：30天，不含例假日。
3.工作地點：可在家自行作業，會提供接案者測試架及相關所需料件。
4.注意事項：確定接案者，第一次討論此Case請務必到我司面談內容及設計細節，接案者評估確定可接案後，會把專案資料、測試架及相關料件提供給對方。

uerfr

鼓励一下，帖子非常好



) j$ z: s5 d& ~, _) b

( }/ X; M* T. e& g/ L0 q

8 D0 T& M, T4 O


4 N. [) s+ T$ n3 q
bjcars.net
  T- _+ S$ ?  |+ D

/ p5 O; A& Y! y7 b6 F, r


- u' T" Z- r+ v% g


. C6 w9 u1 K# G. A( X. v


; [, Q% l$ f  T8 m7 O
) j& f2 j' a0 u! n  M9 `) y1 T' Y北京搬家公司电话