|
第二代All Programmable SoC元件( f; o' F% U4 H% A, k
- [$ p6 r7 F& c+ z& s- w9 X+ c9 q
整合了異質運算核心和FPGA架構的賽靈思20奈米All Programmable SoC元件,可加速主要運算功能。高成長的應用包括異質無線網路無線電、基頻加速功能和backhaul、資料中心安全裝置,以及車用、工業、科學、醫療、航太和國防應用的嵌入式視覺功能。主要的先進功能如下:0 k+ ^; ^8 {3 U A1 Z
! _5 l9 Y% W, U1 ~
· 提升運算系統和FPGA架構之間的頻寬,加速主要運算功能9 k% f0 _2 ~0 A* p. d0 e
· 新一代I/O、接收器和DDR記憶體橋接功能; j/ b6 G# k( L5 e
· 新一代模塊層級(block-level)功耗最佳化功能和先進的SoC級功耗管理1 Z+ t3 [. C8 x
· 新一代安全強化功能,以稍早前在ARM® TechCon® 2012大會宣佈的強化功能為基礎 ) _- Q4 k/ H( b/ T" h" w
2 u" G3 p- R, R0 a `& L* @3 S
與Vivado設計套件的協同最佳化1 H3 q) N/ J' q0 @" Y; w
9 U5 m! s+ ], j7 S4 m2 h3 r! R
與賽靈思具突破性28奈米7系列FPGA產品一起上市的Vivado設計套件,現在也進一步針對20奈米產品系列進行協同最佳化,讓系統設計人員能達成以下效果:
! W' t E$ r9 Y( d4 G- Y) f
8 w! g" `6 a1 |2 x$ f· 提升20% LUT使用率、效能提升高達3個速度等級,以及省電功能提升35%
% @; N, Y+ U$ X) w; |% J' b· 由於加快了層級功能的規畫和分析型布局與佈線引擎,加上針對快速遞增式ECO (工程變更命令)的支援,可提升4倍設計生產力) g: _4 V6 P- U0 I% I
· 當運用C語言的設計流程,並透過Vivado設計套件IP整合器和封包器讓IP核心重覆使用,將整合時加快4到5倍的同時,驗證的執行時間則可加快100倍以上。 9 w/ f- q+ U5 p; `+ ^7 d
m3 F, `' W. g3 f0 z# h
未來賽靈思將推出全新系列元件,並陸續公佈更多新系列元件的詳情。賽靈思已著手與策略客戶投入20奈米FPGA元件,並讓客戶有限度參與產品定義與相關文件。 |
|