|
All Programmable 7 系列FPGA目標參考設計5 P0 j# `5 \) f0 m4 T2 M/ y0 h7 J6 m7 w9 R
6 P# B1 W) [) }& u
隨著Vivado設計套件2012.3版本的發佈,賽靈思可擴充其支援Kintex™-7 和Virtex®-7系列 All Programmable FPGA的目標參考設計 (TRD)陣容,協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計,而且可讓設計人員針對客戶的客製化需求作修正。7 w" v) B" T% Z, z( G0 h, E& k
5 Y0 r! a- G& J· Kintex-7 FPGA基礎目標參考設計透過高度整合的PCIe®設計展現了Kintex-7 FPGA 的功能,而高度整合的PCIe®設計則運用效能最佳化的DMA引擎和DDR3記憶體控制器提供10 Gb/s的端對端傳輸速度。
' i& S. I. T+ {+ c
5 n4 k( T6 A- d' I( U· Kintex-7 FPGA連結目標參考設計提供高達20 Gb/s的單向傳輸速度,其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包DMA、DDR3緩衝記憶體、 10G乙太網路MAC,以及符合10GBASE-R標準的實體層介面。* I N8 S j, X0 |- f
# k( K% n2 W& E/ X' B· Kintex-7 FPGA嵌入式目標參考設計提供了一個完備的處理器次系統,內含GbE、DDR3記憶體控制器、顯示控制器,以及其他標準處理器週邊功能等完整功能。, q, w. C" E$ x3 P& V
/ ^2 D! | L$ s, o: t· Kintex-7 FPGA DSP目標參考設計包含了具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。1 I8 {2 e% ?7 _" F l* U1 _3 T3 L7 z
9 c: i+ d# j5 _( j6 B! v 全新Vivado設計套件供應時程
$ t$ `, L( U6 I5 s
; p6 D1 r$ k+ n2 z4 C, I 賽靈思將針對尚在保固期內的ISE設計套件邏輯版本和嵌入式版本客戶提供Vivado設計套件,而ISE設計套件DSP版本和系統版本客戶則可獲得Vivado設計套件系統版本,其中包括Vivado高階合成工具,客戶皆不需要支付額外費用。 |
|