|
|
回復 #17 happpyend 的帖子
; o+ y, D: a& g- q: j(1)
8 ^8 n6 }! R) g% R1 ^ERROR: Error in board description file (step device/TAP)
- S- b A. ]( u/ Y" F/ [1 k5 i, J1 g, b( _
指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構: E& y* }+ K; s, Y7 R: l3 K; l' d
8 Y! w m! Q' I/ T(2)4 \' ~7 L: p3 N& T/ m; k0 [9 p
利用procards utility燒image到JATG與memory mapping無關( n6 W3 ?5 K* a3 r& K
1 T+ j" f/ R' U. q
(3)4 ^, ^& ^9 S" H3 S: ]9 I
4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事; N' G# s1 E1 X4 Q6 p4 ~
a. boot時FPGA從PROM中load那一塊image
8 g) o/ F# l. ]6 t1 G+ ub. FPGA在memory中的address配置, G- X& E5 R, } Z
( |* k0 B, q6 D. }* r
(4)
9 {4 e5 E, \2 t& A+ }, d2 ]$ eStep3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號
8 G1 @9 ^4 i9 C( r+ _' S3 ]. `1 OProcards utility的pdf多kk就懂了! ]0 y; U3 K& a$ i5 L2 A' q5 L- F
) _1 T# P1 r0 F1 R8 A4 r) `
(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk0 o. h( P% j( b# Q1 W7 [7 F0 I
當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.) E) o0 E" M+ d5 J6 V9 d
當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM
0 _8 Z; ]+ s5 x4 X. ^4 G中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據1 ?) V; r* F4 l* U: F3 J" Z
( E' }- C! ? h* e3 ]- }) y(6)% g+ W' d4 C, j0 x& N
你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.
8 A B$ t7 q5 O3 a0 Z( ~: g/ Y- f8 x! K1 F/ Y
board file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到 |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-22 14:39:37
顯身卡
樓主
發表於 2007-5-22 19:05:00
