|
|
回復 #17 happpyend 的帖子
 5 Y' n6 K0 J$ N+ s7 p
(1)
3 R1 U3 c. n" K% z$ cERROR: Error in board description file (step device/TAP). {) T" e" G% h2 ^4 T
4 F7 {" f& s- s指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構7 f: `% a n+ j5 ^1 p) k' _
e3 \! d* N, M G! }
(2)' L5 b6 P) A. c7 E
利用procards utility燒image到JATG與memory mapping無關9 y/ R1 R7 D% ^8 R5 T3 a* G
+ }2 Y: O( j" v" @(3): `! ] s" |7 w, d8 ?+ P
4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事
6 @6 K6 i$ ?9 l9 I+ B) a* L, `a. boot時FPGA從PROM中load那一塊image" g3 H. x5 _% y1 c; N3 R
b. FPGA在memory中的address配置
$ D' i* [: g, u0 B8 ?# D, R" X0 c
4 ?5 m" ]; k2 M) M! P! t2 J(4)
9 C. }' X& S) L$ n- g# _2 AStep3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號6 U; U) N% ?/ o, q$ B6 _% G$ g
Procards utility的pdf多kk就懂了
. E- D0 N4 F* i- J9 u0 S$ _! Y$ g! {. l; a9 h9 L: n' g
(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk8 k+ l: u+ ]* q5 u8 Q
當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.
% R( k; @/ L" W5 b" [當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM
9 v: e i: o9 J$ {! \& M7 p8 o中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據
0 x" w! k$ n: Z* y7 v# j1 Q/ P- P3 t7 {: F
(6)5 m( T! T$ P6 D5 x
你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.
4 H% ^, O5 v# ~6 { d+ C
( F1 {' _# x N$ h, Y' c7 G2 vboard file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到 |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-22 14:39:37
顯身卡
樓主
發表於 2007-5-22 19:05:00
