|
各位先進大家好,在進行編譯前我想先連結Xilinx的元件庫路徑如下 C:\Xilinx\verilog\src\simprims 然後再進行編譯' A( q$ s( S G
所以我該在下列註解列內 怎麼寫才能自動連結到該元件庫2 I7 T j1 M7 ^9 f
quit -sim
0 J p C% A, \5 \( Z+ Tcd D:/QUEUERAM
+ y1 E _2 Q) @--do run.do
; ~, d* } i- k6 {
& z) }$ b' V. `) G2 R& L; F: ivlib work5 ]& s. D7 ^8 P& `
vmap work work' N( t) M; X2 \, y& o/ [
6 L9 p4 D0 ^, O- _
//*****************/ H- ^9 v* Z$ b y$ L1 R* ]
C:/Xilinx/verilog/src/simprims. j/ Z) ]* W# C* w- i1 C
2 d3 [ j* O2 b/ ~2 Z4 Q
******************//5 u" d6 `- |1 D0 T6 |* ^
vlog QUEUERAM.v
! L4 ^' f* B9 s1 ~& kvlog Queue_By_RAM_timesim.v2 X$ a, G5 \, c( a
vlog testbench_QUEUERAM.v
4 X! O: X7 x$ @; ^0 {6 I- _$ S% V! h; F1 h7 x
vsim work.t work.glbl
; Y% I: Q7 k0 i- A- n& j
4 Y i* X' z1 R--add wave *1 h& t# C( \5 b# q( M& r$ Z% Y
) s& I; a' } G9 qrun -all" d4 _+ I) P3 |1 s/ ]+ d
j6 g& c' m4 x- b+ L) t( k8 r$ Y4 R. f/ b' y3 ^0 A
: i7 ~* i- _! }& T9 u/ L E; `
; P' C! a! \# s/ q" {6 s- f麻煩大家了,謝謝 |
|