Bandgap reference後彷真時出現振盪

wjie8716

自己做的一個簡單的bandgap，原理圖如下

電壓是1.2v,0.13的工藝。電路在hspice中仿真時沒有問題，輸出0.3的參考電壓。
但是劃過版圖後在spice中做後彷真，則工作不正常，出現了振盪現象。vref波形如下圖
5 r! n8 \! A2 {( `& ]" D
. c3 Q' I$ G9 a# y( A9 e; |/ G放大器的輸入端也有相應的振盪，振幅達到了1v.而從前仿真及原理來看，應該在0.3v左右保持穩定。
: C; A% M" m+ I% d8 s
. Z# g9 x, X; A: t, K0 q( K不知道各位大大有什麼建議，會是啟動電路的原因還是放大器的故障呢？

jimwang94306

There is no detail information, no circuit file, no Post SIM parasitic SPICE file.  This makes helping you very difficult to sa he least.

zhangyunwu5555

此電路為低電壓工作的BGR，拉扎維課後習題中亦有研究，可將其源論文下載學習。

yuyingdugu

放大器的正负极接错了，形成正反馈。

semico_ljj

电路结构就有问题，产生Vref的方法不对！去看看Razavi的书

jackrabbit

..... 推導一下他的電路再來說對不對吧!
不是什麼電路都要照著Razavi的做~
9 H. G( M+ o( h2 o: O他那是教科書, 只有最基本的概念, 很多電路在他書裡是找不到的~
5 m, {$ u' j5 z
如果pre-sim 正常, post-sim會振盪
那問題就是出在parasitic RC
這只有原作者去trace每個node的寄生RC才能找到答案
3 j3 F5 M' {* J( i  A猜幾個方向:
4 F8 Y, B, u$ y1 z: T7 D1) OP的phase margin不夠, 寄生RC造成loading改變而振盪,
- s. h9 O/ u& W6 r$ a0 M2)寄生RC改變了feedback loop gain(這點就可以翻一下Razavi的書了, 兩個feedback branch是一正一負, 負回授的gain一定要強過正的才會stable)
3) start-up電路影響-> 個人覺得這樣接startup會灌一路電流進去, 似乎會有問題? 通常startup電路是負責把metastable的狀態拉開, 之後它就不能去影響到主電路的動作, 這我沒sim過不敢講你這樣接對不對, 不過建議可以double check比較保險
( C* K& T8 s) D8 R如同二樓說的, 資料不足, 其他只有靠原作多check了

semico_ljj

推到過了，產生Vref的那一支路（最右邊的一條支路）那種結構有問題，至少這種結構不能叫帶隙基準電壓了!

jackrabbit

從左方X點算起, Vx=Vy=Vbe1
所以PMOS 電流= Vbe1/R2 + (Vbe1-Vbe0)/R0
* g0 ?. E! f# S: [/ i- @( e8 `6 R* \mirror 出去到最右一個branch, Vref = R1/R2*Vbe1 + R1/R0 *(Vbe1-Vbe0)
請問這哪裡不是bandgap? 電阻比例取對, type matching做好, 還是可以得到不隨溫度變化的參考電壓!
7 x. o! F2 G1 {* C$ M3 @3 j6 I# b除非說"bandgap"一定要等於"1.2V"....但原po已經說它的條件是Vdd=1.2V, 產生Vref=0.3V~~

唯一比較可疑的是他把start-up接到 Y點, 這有可能造成動作不正確, 有待他自行check了

niko0417

可以懷疑NM0在layout上的畫法
是否有將4u/0.13u拆成數根layout
造成Vt飄移
  [2 D6 |" M8 n- B2 o導致啟動電路關不乾淨
/ X; w; m% c2 J) q$ x! b  \（這個地方 電流差一點會差很多）

microuser

应该是Phase margin太小造成的，可以尝试在Bias点上添加一个MOS电容试试。
这种结构是sub-1V后使用的一种bandgap结构。

henry1311

我也覺得是phase margin問題造成的震盪
% S( D9 \! d0 M2 Y補償做好應該就能解決
然後你接的這架構OPA正負是正確的

bluesszhao

四楼是对的，放大器正负极搞错了，增益小的环路作为了负反馈而增益大的环路作为了正反馈，当然会发生振荡， 看来楼主对BANDGAP的基础知识还要加强啊

sea11038

運放的正負極似乎沒接錯，但你的電路可能震蕩。啟動剛上電時，PM5管子的柵極電壓為零，管子線性導通，近似于電源電壓直接加到R1電阻上，Vref會很快上升到較高電壓，而后又要靠運放反饋來調節PM5柵極電壓使輸出降到所需值，若剛上電時跳變是正常的，除非你輸出并接合適的電容來濾波才能保證平穩上升到正常的Vref值。你可以嘗試一下幾個辦法檢測一下：
% J0 t$ ]7 |. ~6 M7 D  M1.把仿真時間加長，看看時間足夠長后還震蕩與否；
2.仿真PM5柵極電壓，看是否震蕩，如果震蕩，說明運放可能不穩定，或者X或Y端中有一端在不停翻轉；
3.仿真NM0的柵極和源極電壓，看啟動后是否可靠關斷，若沒關斷，說明對運放Y端有影響。

賴永諭

Dear~~
I think the circuit is right.
Please see this paper"A CMOS bandgap reference circuit with sub-1-V operation ".
; e5 ~8 Q% A) i  @) D: ~2 i* nIPTAT+ICTAT=ICONSTANT
) Q7 c% q# R" jVout=R*ICONSTANT
% S) L; p$ o3 ~; m# p: vthanks!!!

semico_ljj

更正：电路连接是没有问题，可能还是相位域度不够引起的

otomezachuda

這看起來好像正負端接錯 變正迴授了

賴永諭

回復 16# otomezachuda

( W& y6 m% T4 P0 iDear otomezachuda~~
      應該沒有接錯吧!!!請再仔細點看看....
* l: M* ]# D1 L7 r, u- I7 }$ t  Hthanks!!!