Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18554|回復: 25
打印 上一主題 下一主題

[問題求助] 有PLL用SIMULINK相關資料嘛

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-29 22:26:59 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有PLL用SIMULINK相關資料嘛有PLL用SIMULINK相關資料嘛
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂12 踩 分享分享
2#
發表於 2009-4-30 13:12:03 | 只看該作者
不知道這有用嗎?您試試看有沒有用,我也是在這論壇抓的
3#
發表於 2009-4-30 15:48:35 | 只看該作者
[local]1[/local]
& l1 v8 F# B8 [$ |看一下有沒有用^^ % n4 [2 Z8 |  X& G. }
我也是論壇抓的
4#
發表於 2009-6-12 08:23:13 | 只看該作者

Reference Data

Hi, 因小弟對於PLL有小小的研究..
/ E5 p2 J5 F  C2 b, I9 c8 R8 P+ C) w. E) R  k
所以建立過behavior model
; r+ I1 J6 I' c" n! v  p8 W
( A$ q" ]" @" Y( G希望對你有幫助....
% O$ N2 h/ n/ b% F- @9 {
9 t/ o8 {( B) o5 J, O: U6 p. u若還有任何問題可以再一起討論囉!! Good Luck  

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +3 收起 理由
frank822 + 3 thanks for sharing this data

查看全部評分

5#
發表於 2009-6-12 23:38:33 | 只看該作者
請用
: K% n/ |! N* }* @4 R$ \http://www.mathworks.com/matlabcentral/fileexchange/
9 M5 h0 m8 w& i. m7 h搜尋關鍵字PLL or phase lock loop
6#
發表於 2009-10-15 15:13:58 | 只看該作者
不知道是不是我要的阿!5 u* P' V" E8 [
5 D* v' p) w! J0 p" F7 S# `- Q
先抓來看看喔~8 D) O2 V7 H7 E& I
' t1 X9 B+ V: s. [9 k
感謝您的分享阿!
7#
發表於 2009-10-21 11:16:18 | 只看該作者
你也可以參考台大劉深淵老師的「鎖相迴路」一書 或 交大高曜煌老師的「射頻鎖相迴路ic設計」
2 N9 n' e) @) g% I6 C9 R% ?$ Y/ g3 W5 j裡面都有對simulink model 有所著墨。  J4 Y4 i7 @9 Y" w
另外,我發現不只有simulink可以做behavior的模擬
$ N7 Q7 j5 o! ?! {, {& C5 e* s在「CMOS RFIC Design Principles」Robert Caverly, Artech House 書中也有討論用相依電源做成的
1 y% I+ _- l9 z2 [2 abehavior model喔!- R6 x! ^, i+ g1 L

2 B" u7 G6 C  [" W2 r& o你可以自己找書來研究怎麼做,加油
8#
發表於 2009-10-23 16:58:13 | 只看該作者
有个AMS的模型听说不错. P, E) G" r3 U/ Y; |) v
不知道对你有没有用?
% `2 S4 z7 q  [3 b5 D3 {: IAnalog / Mixed Signal Examples
( m, J; x1 Y0 I6 U. O4 x# y; G% T+ I. }$ f% Y
Behavioral Models of ADCs和PLL等
9#
發表於 2009-10-23 17:04:11 | 只看該作者
Analog / Mixed Signal Examples
: U5 x! \2 f7 ^9 ]; x& o9 c9 x0 R7 O; _( N3 }3 S$ ~
Behavioral Models of ADCs9 b) [# Q  E9 G; \: H
\ams\sampling\; sampling_101;
+ s8 j7 @6 L1 a) e5 b; ]     Sigma-Delta ADC 1st order modulator                                               $ cd \ams\adc\; dspsdadc2;                                                                    
$ u' ^3 B2 U. [: _3 N     Sigma-Delta ADC 2nd order modulator                                               $ cd \ams\adc\; dspsdadc3;                                                                    8 ^* ?; Z, x+ P3 I& M
     Sigma-Delta ADC 2nd order modulator discrete time (switched capacitor prototype)  $ cd \ams\adc\; dspsdadc4;                                                                    
# m: \5 O: f' I+ U  
; _0 g( F6 O' ]# o0 KBehavioral RF
* U% ^8 Y+ H8 p+ u     Measurement of Lowpass Filter Freq Response                                       $ cd  feed_fwd_2;
. C( D1 B/ }; R     
3 k, c3 v& K$ T! }# V/ o# ePLLs
' I% z& J0 I& Y  A( j9 P" H6 v! A     VCO with phase noise                                                              $ cd
: A; @! V2 V: ]. I: Y! |  n     Pll  with freq domain instruments                                                 $ cd \ams\pll; 7 t$ N9 C( t; V. o3 P
     Pll  fractional with analog compensation                                          $ cd \ams\pll;
) j4 q4 d# e3 r     Pll  fractional with digital compensation                                         $ cd \ams\pll; 0 x1 c  n! \6 U- U" o
     Pll  optimization (Nonlinear Control Design)                                      $ cd \ams\pll;
0 ?: P+ D' y* H" `) O     Carrier and Symbol Timing Recovery  (NCO->ADC)                                    $ cd \ams\pll; carrier_timing;      
! n8 I( J) A+ h. X     Carrier and Symbol Timing Recovery  (Fractional Delay)                            $ cd \ams\pll; timing_recovery_1;
10#
發表於 2010-4-12 10:52:39 | 只看該作者
回復 4# BIJM
4 |& u9 ^+ |: K$ P/ L
& p( Q4 I; g7 u+ r" K8 V
+ R, d9 b; @6 {8 h- B    謝謝分享0 t! S" m  j. I) c) `0 }2 L5 X% K
design 第一步都是建model
11#
發表於 2010-4-12 17:57:19 | 只看該作者
simulink 很好用喔~由其是在建立一些behavior model上
12#
發表於 2010-6-11 20:54:16 | 只看該作者
我記得高XX先生(名字想不起來@@)的PLL相關書籍就有了~聽說這本在中文書中算是PLL的權威~參考囉!
13#
發表於 2011-6-19 00:13:04 | 只看該作者
請問各位大大有分數除頻PLL的simulink的model嗎?
14#
發表於 2011-6-20 22:08:40 | 只看該作者
謝謝大大無私分享
  A) G6 `% M+ i' Ldesign 第一步都是建model
15#
發表於 2011-7-8 09:07:47 | 只看該作者
高曜煌  射頻鎖相迴路IC設計 滄海書局
16#
發表於 2011-7-8 18:11:34 | 只看該作者
謝謝分享,花點時間來K一下。
17#
發表於 2011-8-30 14:41:27 | 只看該作者
謝謝各位分享資料 看下
18#
發表於 2011-9-11 07:38:05 | 只看該作者
thanks for sharing!!!! It is very useful
19#
發表於 2011-9-11 10:00:05 | 只看該作者
behavior 要做的好真的要花很多心力,但是我還是多讀些資料,這樣再拿到別人的MODE
9 [8 }7 f! a# f* T, q0 W4 c/ T才比較不會不懂內部的動作。
20#
發表於 2011-9-22 15:55:03 | 只看該作者
回復 4# BIJM
; }# a* P( j" d* e" u
* k0 o" C3 K$ h6 {* k% h' a, U
. w7 g' [& m' h5 @    SIMULINK~SIMULINK~SIMULINK
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 02:15 PM , Processed in 0.134017 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表