|
智原科技推出奈米USB 3.0實體層IP 進行設計架構改良, 達成較低功耗與較小面積,以協助客戶擴大目標應用市場
9 ? l6 r) V M, m0 @' ]2 i% J7 f: P' z Y
【台灣 新竹】2010年3月30日-ASIC 設計服務暨 IP 研發銷售領導廠商─智原科技(Faraday Technology, TAIEX: 3035)於今日發表適用於聯電90奈米高速(HS)製程的USB 3.0實體層,此IP符合USB 3.0第1.0版的功能規格及電氣特性,最高速度可達5.0Gbps。同時,智原推出的IP功耗以及面積較小,將可大幅提升客戶在其系統設計上的彈性及擴大其目標應用市場。
* l3 g* K2 L2 l( O$ c* i
, E/ V' |9 u& \3 O7 O7 U2 qUSB 3.0基於可向下相容,以及傳輸速度較USB 2.0提升十倍的優勢,儼然可望成為下一代新的主流傳輸規格。但由於其較大的功耗及面積,將導致未來在一些手持式或消費性電子的裝置端,出現市場發展的瓶頸。有鑑於此,智原自率先發表0.13微米的USB 3.0解決方案以來,仍持續針對降低功耗以及縮減晶片尺寸部分,進行最根本的架構改良。- T6 i+ H! E9 ]; f& B; {
! h; L6 r* n6 w1 y/ p( _智原科技策略長王國雍表示:「我們很高興繼推出0.13微米 USB 3.0解決方案之後,很快地又推出90奈米方案。目前已有主控端客戶採用智原的0.13微米IP、並透過我們的設計服務而成功量產主機板與express card等控制晶片,而裝置端部分也有客戶成功量產外接式硬碟與快閃儲存裝置。我們相信這次推出的90奈米方案,更將以其低功耗與小尺寸的效能表現,協助客戶實現更精密的SoC設計,並擴及到印表機、監控系統、伺服器與手持應用等市場。」& A( m5 s6 Q& ~3 ^* }+ m
! B5 K& m& r/ {' m
為了達到預設的面積與功耗目標,智原的設計團隊在IP的架構上進行了精密的改良,包括以規律的PLL結構來減少設計角落(design corners),以降低面積浪費。同時,智原在CDR部分引進dual-loop half-rate架構,並採用主動式peaking方式來提高傳輸器(transmitter)的有效頻寬,使其在低功耗的狀態下,仍能達到5Gbps的傳輸效率。, `4 C, y- v+ T% H
$ d! L- z1 Q5 N7 a* }智原科技研發處長曾玉光表示:「智原在高速傳輸介面的技術,已經累積了豐富的開發經驗。而這次藉著90奈米USB 3.0 IP的推出,我們團隊再度展現了優異的設計能力。下一進程,我們將陸續開發聯電的0.11微米鋁製程、以及55奈米製程IP,以提供給客戶更完整與兼顧不同需求的高度競爭力解決方案。」
3 G0 b/ F, }. X2 C- F3 a. b 0 @( V2 x) e c+ B
供貨時程) K' f: s2 X' y ` c* H, i; k5 k
智原的90奈米(HS) USB 3.0實體層IP現已可對外供應,並將假4/1(四)-4/2(五)在台北的USB DevCon活動中展出。 |
|