10 Chipcoin
有沒人有類似這個的疑問?
# x. ~6 k: Q- {4 N _$ h0 ~) G. Y# z Can someone tell what are the different EDA tools that exists? z1 M6 V" H7 u/ c
, M4 ^9 U3 N# k9 {7 }1 N
本版這些主題(投票、討論)你都看過了嗎?* D+ l) }3 q& o. k ]0 ]
3 L( {8 B9 z1 Q( ` EDA戰雲密佈!RD戰力分析? + r) e/ Y( ^7 T, D
實現65 nm設計需要購買哪些DFM工具? 2 B: q- O) P/ n# A2 [
DFT 使用工具調查 DFM 工具戰力分析 ) n) F( \" L6 X( _
Cadence軟體工具介紹 Synopsys軟體工具簡介 ; ~2 N$ _2 p* w! d
預測2007年十大熱門EDA議題
8 \* W' J/ J$ V0 s , A: P8 ]7 O |( l z# G- }
EDA Innovation through Merger and Acquisitions 8 ^2 U8 h1 ]2 q; v) N( V: d$ n5 ]
6 `9 E1 d; \& _, N3 g/ G6 h# O
* V$ Q# T& x- |* V9 g0 J , c2 [8 J: S. p C6 l/ I
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
6 \. `$ z- j) H& B' o 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : 6 n+ b, l8 h9 e
6 D( ]- s4 n1 r; Q
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
/ D6 H7 R+ @6 C 1 Z% j( {0 z7 Z
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
* j, `! M5 o, Z7 t0 d/ y 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
0 v3 m% ~8 V/ _# o- B0 j 3.激勵方案:也許...
. H- A) F3 t' `( q+ f Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
, h0 D7 T' P$ y- L- C/ K chip123 在沒有 APR 討論區 : 1 ?0 h' Q/ w% G( e
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
6 D$ A- M3 B% ]% s/ \8 R; Z$ a
z7 ~ x4 w+ } chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
6 L# \$ X+ \9 b( G8 H
, _5 Y5 E6 |. v$ d' f- ^; ]' [- { EDA 電子設計自動化
/ V1 M0 i, V4 t* ?9 Y Ø ESL設計與模擬design & simulation
, d1 ]/ r1 K9 ?$ B, B! i Ø RTLsimulation 2 a2 G; U1 m3 |% F9 N z+ K& f1 o
Ø 邏輯合成 Logic synthesis * \( m( y) F/ a: U5 ?
Ø IC 實現 (Implementation)
+ E1 _, ?9 ?4 \0 n* B Ø 定製佈局和佈線 Custom layout
1 u5 q" t5 h1 q1 Y/ f( X- B Ø 設計規則校驗 Design Rule check . x8 w Y& k1 {5 _4 W
Ø 解析度增強 (RET) 技術 @; ^' |1 D. W
Ø PCB 版圖工具 layout tool
, E4 x. N8 @' b! E% G; _) r& h/ ?- f Ø FPGA 整合
1 i; \; a: d0 S% P( {! D2 e) V1 X7 p: ^4 t 4 C, k; Z- M. K8 H B8 ]+ Q8 P
EDA Tools 的次分類
, B& R _2 e2 {) s8 t- U; O
% _: V! R, M& C# t ~ RF Simulator ( Xpedion )
2 J$ |* r5 b$ @5 i1 l Transistor-Level Debug System ( Sandwork ) 3 q3 ~) _% H( w/ e# I
Project & IP Management ( Synchronicity )
9 a* {+ p4 S4 [- Y HDL Simulator and Designer Series ( Mentor ) 7 N/ [ S e; c5 J! B
Characterization ( Magma's Silicon Correlation Division ) / P# B3 w" n7 b: ?4 S
PCB Layout & Signal Integrity ( Mentor )
# E. }* j4 r) c7 A# @# G$ i Physical Synthesis and Prototyping System ( Sierra Design ) & _% R3 ?( G! G7 ~
Automatic Constraints Generation ( FishTail )
( P X! m6 |5 P, v Verification and Emulation ( EVE )
( h/ I }1 X1 @& {% y2 ?. J; V Power Analysis ( Sequence ) / v. u) O i3 d# ?" y! r0 t! ?5 M
Integration of OrCAD & PADS PowerPCB ( Precience )
h5 r( O2 V: u, |1 } Component Obsolescence & Supplier Management ( Precience ) ' D/ B0 k: B8 N+ P- G0 H& k
PCB CAM ( WISE Software ) 1 I$ ]' S3 y% y1 l/ A5 o! A
, m! R+ H, A. j1 [# W5 B7 P1 N! K
EDA環構服務
$ |, }8 t4 W8 `; H- B http://www.nspark.org.tw/nspark/EdaServiceAction.do . x* |! w! D+ f9 @9 [4 z, K
我來回答