10 Chipcoin
有沒人有類似這個的疑問?
& N+ q* O8 X9 I5 u$ ~; X( v Can someone tell what are the different EDA tools that exists?
6 u+ u6 o5 Y# z' q/ M) d" q$ x
. F1 A" z8 u* P2 b. G 本版這些主題(投票、討論)你都看過了嗎?
+ I+ {% i+ @* d
' T5 B6 K# T' | b. w& n EDA戰雲密佈!RD戰力分析?
. \+ w. W; _/ f* t9 w 實現65 nm設計需要購買哪些DFM工具?
. H9 D* [- @" w/ u: {1 s, D/ t DFT 使用工具調查 DFM 工具戰力分析 + Z1 b+ |" p" c( U5 u
Cadence軟體工具介紹 Synopsys軟體工具簡介 % N7 k' Q& K' u- f) }. E4 |; t
預測2007年十大熱門EDA議題 ( `+ f \/ |# r
- P3 y- y6 a" S! | EDA Innovation through Merger and Acquisitions 7 S7 X( B" B+ f9 T# g! c
" p9 `9 [7 D2 p# C$ q, w8 @
- I& z4 S6 S- U2 o* U, k . r: T. J [/ ?& n1 R) `8 `& \
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?' t; }6 g' ^, o8 I, H8 I
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
0 Q9 @# V* l+ z0 ^5 N! r) H
) P8 d/ J- O" U- k2 j) N. v" _ 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
5 [7 R+ m' }$ U+ k- Y& B ! Q) L6 ^7 C9 f% z. ?+ ]) }
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
5 @. }% C8 G( ~! z; n; v 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
) ]' N" \! P) a! G 3.激勵方案:也許...
9 N( u$ G. F8 k) t: @ Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法..." O& ?9 }: G$ H! Q! Z- t5 w
chip123 在沒有 APR 討論區 : ' ~* O- b- k ?; R' W
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. 0 N; d0 l4 m& r, Z/ z* t
P8 ~" O8 h. e0 ^ chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 6 V: X3 o5 P7 T- v2 c8 H6 e n
) G- j/ c& L- o8 S EDA 電子設計自動化
' R# v: }* N# ~+ [4 g( ] Ø ESL設計與模擬design & simulation 4 i2 Q) l& w; c! n+ l& p M3 ?5 t
Ø RTLsimulation ) F" z6 }% i% {) s6 O( e
Ø 邏輯合成 Logic synthesis
% p3 R3 t4 D$ n: ^0 Q; R Ø IC 實現 (Implementation) ' Z8 n2 ~6 K, \
Ø 定製佈局和佈線 Custom layout 0 R9 @/ _! `0 i$ I1 a- l
Ø 設計規則校驗 Design Rule check
3 _; I) r* x; ~- w; b- f; a Ø 解析度增強 (RET) 技術 8 K- e2 Y6 ?8 b; o5 M$ U" J$ I0 R
Ø PCB 版圖工具 layout tool 5 @# e. X. I8 F( K/ `
Ø FPGA 整合
8 u2 ~: Q$ U+ h ' Z& }2 H. a( P% f: k( l& Q& u& p
EDA Tools 的次分類
' D/ e( Q! b' Q0 x( _" t 0 k( p" ^0 i+ I
RF Simulator ( Xpedion )
5 T6 P9 z& e p- {0 d Transistor-Level Debug System ( Sandwork ) ( P% I! x2 V7 w. ]9 `# S4 t0 p
Project & IP Management ( Synchronicity )
' c6 V _# J; c: i) t HDL Simulator and Designer Series ( Mentor )
! r. n+ k7 m+ l% E x; g# T Characterization ( Magma's Silicon Correlation Division )
) K# Y( p2 ^: e4 j- ^ PCB Layout & Signal Integrity ( Mentor )
' c, m9 V6 t0 M. A+ W6 H Physical Synthesis and Prototyping System ( Sierra Design )
" g8 B! Y9 W+ T5 B) }2 Q Automatic Constraints Generation ( FishTail ) ' @( R/ q Q3 d" V. ]
Verification and Emulation ( EVE ) 7 h: P+ _& Y: _# \6 i
Power Analysis ( Sequence ) 8 L0 [0 Z6 R- \/ M6 A; U
Integration of OrCAD & PADS PowerPCB ( Precience )
2 `( D1 i4 O3 p" Y9 M2 m Component Obsolescence & Supplier Management ( Precience )
3 l' v# t7 \: E9 D. \- v& x PCB CAM ( WISE Software )
* R1 w1 `1 n" g7 b6 i6 S0 Z" G
0 S' {$ N- q0 _ t: F) N EDA環構服務
8 t$ C1 T, @- Y, k* L8 g, w" p http://www.nspark.org.tw/nspark/EdaServiceAction.do ( S9 }# D" m0 \# F& F O
我來回答