verilog 浮點數運算疑問@@

呆頭鴨

mas大..但是如果轉成二補數42010000之後
& z  z+ O, {! S3 Z* ?$ @, D6 k與41b20000 偏移值調整後42590000 做有效位數相加=425A0000 ←這樣吧@@?
8 w0 ~: j8 P+ k1 o3 Q4 c並不等於C1200000 的說....

masonchung

42010000 (-32.25) 是IEEE754格式 也就是浮點數加法器的輸入A
: @4 u; h1 g1 P3 y7 e41b20000 (22.25) 是IEEE754格式 也就是浮點數加法器的輸入B
4 O9 W* g: F, p) m, U" B; P這個浮點加法器內部輸入級 的功用就是偏移值調整後做有效位數相加
3 N2 o1 Y, M' b/ A! C: {" f( i
所以 浮點加法器內部 運算級
6 I* y# u+ r$ a1 V0 _A=1101_1111.1100
- H/ b/ r7 p5 t0 YB=0001_0110.0100
, W. D7 L, M* E. j; [; A7 `A+B=1111_0110.0000 = -(10)
( x/ p! ^8 R+ z" u6 `7 n; ~
1 q: A6 a! g* x2 L4 i% g% o& Y3 P. c: {再透過浮點數加法器輸出級 轉換為IEEE754格式
* X9 u" T) j7 u3 X& m' S輸出為C1200000

[ 本帖最後由 masonchung 於 2009-11-2 11:16 AM 編輯 ]

呆頭鴨

謝謝大大提點~又學到東西了...^^
+ p! a1 c$ ?4 V) Y! o/ B, C5 y
5 |* ]! I5 D# D0 _% [另外想問做乘法運算
! w6 u/ @! n) N, P, @- o: }# ]2 `4 u有效位數直接a*b跟  a+a 加b次  哪一種作法在硬體上速度較快呢?
除法也是如此嗎?

呆頭鴨

大大~另外請問使用quartus做波形模擬的時候,input有辦法設定輸入10進制浮點數嗎? EX: (22.25)
$ m3 ]/ H0 k3 s. \) j/ {; [假如無法使用,這樣的話10進制的浮點數數值要如何輸入? 難道是輸入 A1= 22   A2=0.25  A1+A2=A  這樣訊號要怎麼分離@@~不知道大大有沒有聽的懂我的意思^^"

masonchung

input有辦法設定輸入10進制浮點數嗎?
; @! v' F% d( z因為你的電路功能是浮點數ALU 輸入自然是IEEE-754格式
先自行換算22.25 成IEEE-754格式 41b20000 輸入

, G3 f5 I  e' Vquartus 用32bit 就可以輸入阿
3 {* A+ v8 U8 {' T
; |, J7 D8 D2 X~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
* z; z' f. e9 ?1 v, E# M  I( }9 O  r
; j5 {1 ^5 X4 T. U6 q% F& ][ 本帖最後由 masonchung 於 2009-10-29 01:13 PM 編輯 ]

呆頭鴨

如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
----------------------------------------
1 L/ X1 w5 n" c5 Y8 E% t5 V非IEEE 754格式的浮點數 輸入~ 是類似(22.25) => 10110.01 輸入至input ?
那在quartus看到的input是不是變成1011001 ?
這樣的話我怎麼曉得我輸入訊號小數點位置在哪@@?(10.5)=>1010.1
% b. I! r9 S2 N( ?$ H還是說要給input的訊號,其訊號源必須要產生固定小數點N位的數值.
- e) ~$ Q% Y- y6 `假如訊號源固定產生小數點3位的訊號~
5 u# k6 K' C4 p- k. }22.25=> 10110.010   第3位補0
10.5  => 1010.100   後2位補0至第3位....是這樣嗎?  如果是這樣就可以在程式內部判斷[2:0]為小數[3:N]為整數.......不知道是不是這樣做?
* V# A6 e$ l, J
-----------------------------------
input有辦法設定輸入10進制浮點數嗎?
quartus 用32bit 就可以輸入阿
) x2 D* v  m9 G4 h3 w6 l* N 這邊大大是說 我input寫成32bit就可以在模擬的時候使用類似22.25十進制的浮點數?

masonchung

小數點是人判定的,輸入不足位數要補0
/ u! g3 `; G( X* I8 v9 [0 U硬體運算時對齊小數點即可

*******************************************************
41b20000 ==>32bit
這邊是說輸入已經是IEEE-754格式
" O1 z# t7 Q# W- T' ?5 O% z) R1 O+ e$ o*******************************************************
如果輸入是10進位浮點數 輸入quartus 後 要換成sign bit + 32-bit fixed-point
' J0 y& [& I" C: h$ _& X22.25 = (10110.01) 二進位 = {sign-bit=0,0016.4000} 十六進位

用fixed-point to float-point 轉換電路
+ E& Y9 E* b5 H! I$ S+ ?+ \' j5 ^) k換算成IEEE-754浮點數格式
就可以給浮點數ALU 作運算
( U& D# w8 J* ?6 [% }- O
[ 本帖最後由 masonchung 於 2009-11-2 11:41 AM 編輯 ]

呆頭鴨

謝謝大大~我知道怎麼做了
& H7 Z4 O& ?& D* e
6 w- M5 F7 A, G另外請問,做浮點數除法運算時 做法為 指數相減 有效數相除
( X8 N' U8 V, m2 m4 @2 s4 y" p% c但是為何A[22:0]跟B[22:0]的有效數相除時  C=A/B
如果A<B則無法運算
是除法運算需要用其他方式完成嗎?

masonchung

除法運算在FPGA 沒有DW IP
; k# {% C1 Q6 g. Z% k) e  _/ P# n所以可用布斯Booth 或 SRT 的演算法來完成
3 i1 M4 j5 k6 ~, X. I" X/ Y6 v
* a  ~4 l) `3 h" `# H3 g( ~[ 本帖最後由 masonchung 於 2009-11-4 10:27 AM 編輯 ]

呆頭鴨

大大~請問BOOTH做除法器.是只要把乘法的+ -規則相反變- +就可以了嗎@@"
如果我乘法要一次判斷比較多位元規則該怎麼定呢??~因為網上找到的大多都是用2BIT作判斷~
' q# D/ u! u$ s! ^, H1 f
$ r2 O  N* g1 {- w, D" ~/ s另外請問一下.SRT俗稱是^^?