verilog 浮點數運算疑問@@

呆頭鴨

mas大..但是如果轉成二補數42010000之後
與41b20000 偏移值調整後42590000 做有效位數相加=425A0000 ←這樣吧@@?
並不等於C1200000 的說....

masonchung

42010000 (-32.25) 是IEEE754格式 也就是浮點數加法器的輸入A
41b20000 (22.25) 是IEEE754格式 也就是浮點數加法器的輸入B
* ?. f8 n, |1 o5 a/ P' R/ a$ n/ b這個浮點加法器內部輸入級 的功用就是偏移值調整後做有效位數相加
2 J1 N1 y1 F1 i& R) o
所以 浮點加法器內部 運算級
A=1101_1111.1100
B=0001_0110.0100
. w8 T( I4 i2 [! z3 R' u3 XA+B=1111_0110.0000 = -(10)

再透過浮點數加法器輸出級 轉換為IEEE754格式
0 @- u4 C' _4 b. D+ ~輸出為C1200000
, M/ v) B$ f4 W, U$ B( z7 H
[ 本帖最後由 masonchung 於 2009-11-2 11:16 AM 編輯 ]

呆頭鴨

謝謝大大提點~又學到東西了...^^
. Z$ E7 S' G# e0 }; Y/ S# A3 h; i  Y* i
另外想問做乘法運算
0 E7 n* ]2 J( q( W9 f! w  N  Z有效位數直接a*b跟  a+a 加b次  哪一種作法在硬體上速度較快呢?
! ^* P6 w: B/ V* P$ Q  v8 j- ~& r除法也是如此嗎?

呆頭鴨

大大~另外請問使用quartus做波形模擬的時候,input有辦法設定輸入10進制浮點數嗎? EX: (22.25)
假如無法使用,這樣的話10進制的浮點數數值要如何輸入? 難道是輸入 A1= 22   A2=0.25  A1+A2=A  這樣訊號要怎麼分離@@~不知道大大有沒有聽的懂我的意思^^"

masonchung

input有辦法設定輸入10進制浮點數嗎?
因為你的電路功能是浮點數ALU 輸入自然是IEEE-754格式
先自行換算22.25 成IEEE-754格式 41b20000 輸入
+ b* `% k! d4 a5 L. }6 u: ~
quartus 用32bit 就可以輸入阿
- O0 M5 w2 i: C# l
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
如果規定要用10進制浮點數輸入
/ A: p% F0 K( K1 k5 U/ G那你的輸入級就要多一個轉換電路
可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
4 h% }" E2 w! z' T# j0 l7 ?/ F7 D
[ 本帖最後由 masonchung 於 2009-10-29 01:13 PM 編輯 ]

呆頭鴨

如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
$ p: v9 K4 `& e可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
----------------------------------------
  A" d$ U3 A/ e7 U7 F# H6 }非IEEE 754格式的浮點數 輸入~ 是類似(22.25) => 10110.01 輸入至input ?
9 _2 O* m  @  L那在quartus看到的input是不是變成1011001 ?
) h4 M6 X9 R! s- g這樣的話我怎麼曉得我輸入訊號小數點位置在哪@@?(10.5)=>1010.1
還是說要給input的訊號,其訊號源必須要產生固定小數點N位的數值.
假如訊號源固定產生小數點3位的訊號~
; S% q, E% g8 ?  L' Y0 F22.25=> 10110.010   第3位補0
6 w# _9 h# V7 o' v1 P10.5  => 1010.100   後2位補0至第3位....是這樣嗎?  如果是這樣就可以在程式內部判斷[2:0]為小數[3:N]為整數.......不知道是不是這樣做?
1 D- T$ A: [* C5 f! `* a
-----------------------------------
/ o  X" n1 l9 R. G3 \4 P3 Iinput有辦法設定輸入10進制浮點數嗎?
quartus 用32bit 就可以輸入阿
3 ]: A3 q7 {  k# | 這邊大大是說 我input寫成32bit就可以在模擬的時候使用類似22.25十進制的浮點數?

masonchung

小數點是人判定的,輸入不足位數要補0
, b7 C8 K" G. i/ G3 f硬體運算時對齊小數點即可
5 ^# q4 d" A/ m
*******************************************************
41b20000 ==>32bit
% G. K& v# J# U9 C" K1 n這邊是說輸入已經是IEEE-754格式
+ w5 |6 O$ o7 l$ K; v*******************************************************
如果輸入是10進位浮點數 輸入quartus 後 要換成sign bit + 32-bit fixed-point
% m+ d+ T% [+ @$ p22.25 = (10110.01) 二進位 = {sign-bit=0,0016.4000} 十六進位

用fixed-point to float-point 轉換電路
換算成IEEE-754浮點數格式
就可以給浮點數ALU 作運算
, k4 p2 ]7 y% B
[ 本帖最後由 masonchung 於 2009-11-2 11:41 AM 編輯 ]

呆頭鴨

謝謝大大~我知道怎麼做了

另外請問,做浮點數除法運算時 做法為 指數相減 有效數相除
3 S; p9 {+ n" {4 D1 C但是為何A[22:0]跟B[22:0]的有效數相除時  C=A/B
, m& {* b% n8 T5 e. F如果A<B則無法運算
是除法運算需要用其他方式完成嗎?

masonchung

除法運算在FPGA 沒有DW IP
& {5 i+ m1 v+ O6 T7 Q4 `9 p- z所以可用布斯Booth 或 SRT 的演算法來完成
- w# J8 d3 j- Y
8 r" P8 P" \. r* ?" y! l6 ~9 Y$ H[ 本帖最後由 masonchung 於 2009-11-4 10:27 AM 編輯 ]

呆頭鴨

大大~請問BOOTH做除法器.是只要把乘法的+ -規則相反變- +就可以了嗎@@"
6 X4 C8 ^, [" g# Y9 Q) ?& M2 F如果我乘法要一次判斷比較多位元規則該怎麼定呢??~因為網上找到的大多都是用2BIT作判斷~

% j1 p7 i5 B+ v4 k, ?9 A另外請問一下.SRT俗稱是^^?