Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
101#
發表於 2009-5-7 19:00:21 | 只看該作者

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,. N" f; f! y+ g8 ^+ i8 z
希望大大分享的這篇可以爲我解答疑惑
102#
發表於 2009-5-7 19:22:59 | 只看該作者

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
6 l' N! D0 Q/ F$ A8 B7 ~0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3 8 }' }& R$ A3 |) v+ X! C, t

0 \/ ?0 {9 K. \0 p0 {1 J. u& E--------------------------------------------------------------
& O, ]8 @/ C" e3 g* P4 U3 ~小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大
: X3 I% {* c9 q3 d7 G如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,- e  q/ R. b* z1 v; X$ g6 i' T% t8 J
可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。
3 j. t1 y8 v* S# B* L
0 ~9 X% A9 p, R% C8 M7 y那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?4 A# Y, n  c" ^. v( o, U
還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?# x* J) J9 `- E0 S

  o: r* @( P$ S# G. R1 T% Q小弟實力不夠,希望各位板大爲我解惑。  _3 ?  ]% x% I
私心希望能提供相關PAPER或是資訊給我。+ E" f/ E# j! L; U  M3 N
跪求感謝...)
103#
發表於 2009-5-8 17:01:47 | 只看該作者
看大家的讨论,颇有受益!# y0 ~4 e) J  I2 [; M& `5 E
对学习设计的人来说,很有用
+ t" r- G9 z; O; n# _谢谢大家!学习中
104#
發表於 2009-5-12 13:32:53 | 只看該作者
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響# V1 t# {4 g+ R7 z3 X" G
這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
105#
發表於 2009-5-13 11:10:35 | 只看該作者
謝謝大家的討論和分享,學習了。下載paper來看看。。
7 ^2 T% c5 N4 x+ M/ B$ f! N看來65nm的到60dB還是挺有難度。
106#
發表於 2009-5-15 10:01:00 | 只看該作者

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
107#
發表於 2009-5-20 01:59:33 | 只看該作者
你可以再加一級P load
, C* G- l3 h: y' g9 `0 o# @" Cgain 就會再上去一點8 r6 C' {$ F1 R
這個架構大概可以到70dB左右
3 x1 ^4 D* w1 U/ U" Q1 F可以翻razavi Op那章~
6 X$ P9 g( C& L% f# R裡面有完整的電路
+ N: x" Z" w4 `- n# ^感謝大大們的分享~~~~~~~~~~~~~~`
108#
發表於 2009-6-2 22:14:26 | 只看該作者

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
109#
發表於 2009-6-5 11:23:21 | 只看該作者

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。
, x# `5 J3 K7 H感謝大大的無私分享,讓大家的設計技巧更上一層!!!
110#
發表於 2009-6-5 13:55:48 | 只看該作者
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...$ D; {& g9 b: B& Z- d
多謝大大分享~~~
111#
發表於 2009-6-7 22:21:52 | 只看該作者
有資料可以參考嗎?$ X; `3 g5 N) S6 G* u
感謝大大們的分享~~~~~~, X6 }- ^0 C6 p9 f
112#
發表於 2009-6-11 15:13:22 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

113#
發表於 2009-7-21 10:17:51 | 只看該作者
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
114#
發表於 2009-7-21 11:12:49 | 只看該作者

回復 1# 的帖子

为什么看不到图,单看文字看着好累!# J3 A2 I+ n5 E5 l5 K; b
1 n4 e7 o2 ~, i3 S6 I  V
[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
115#
發表於 2009-7-24 14:51:17 | 只看該作者
thank you for sharing this material
116#
發表於 2009-7-26 14:47:29 | 只看該作者
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。) E" e0 X% p* k* R
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?
! U- }8 ^' N0 Z. y1 u7 h5 `來去看看大大給的PAPR...謝謝囉!
117#
發表於 2009-7-26 21:58:08 | 只看該作者
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.7 p0 Y, ^! l! d. x! A
2. 我同意, analog ic design indeed needs some experience.
118#
發表於 2009-8-23 21:48:29 | 只看該作者
多看看PAPER是有益無害的% N) Q0 R) G$ N8 p
尤其在做analog這一塊
119#
發表於 2009-8-27 01:00:23 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa
+ q: C. K" L& l, W! q# l這個討論串令我受益良多呀
120#
發表於 2009-8-27 19:22:47 | 只看該作者
fold-cascode的opa真的不容易設計的好+ b, C- Z8 r! T9 v5 T% M% _
來這裡跟各位前輩學習如何設計
$ n2 d& f6 X4 [" S謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-31 08:14 PM , Processed in 0.127016 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表