Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17876|回復: 13
打印 上一主題 下一主題

[問題求助] 现代的高压ESD

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-5-30 22:24:52 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
最近要用到现代的高压ESD,有谁可以提供一些参考吗?. G1 M! J- W& B$ B
因为现代那边没有提供高压的ESD rule,自己画的时候不太敢随便画,,
# l8 k3 G$ ~5 V: s7 c! D希望有经验的前辈能给点建议,大致的rule可以建议一下吗?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-5-31 08:22:21 | 只看該作者
可以請問一下你所指的高壓ESD 是幾KV阿) e# V; n; E3 S: M
可以盡量寫清楚嗎...感謝
3#
 樓主| 發表於 2007-5-31 14:14:43 | 只看該作者

.........

我想先問一下阿,平常的工作電壓是20v,那對於ESD的畫法應該也會有差吧?
1 [7 m+ Q. r1 e+ K; u- Z我的高壓是指芯片平時工作時的電壓是20v,而ESD的承載電壓,& V1 A0 l# h; {, S2 Z) l
是HBM2KV,MM200v,+ _) H  S: B6 ]5 g
如果能給我一個答復,我感激涕零,4 `- m5 c& h' p8 G9 J9 V" a' @
但是不好意思,沒有米米的回報,因爲我的已經是負的了

評分

參與人數 1Chipcoin +2 收起 理由
sjhor + 2 沒關西!!歡迎發問!!

查看全部評分

4#
發表於 2007-6-1 08:56:07 | 只看該作者
其實用普通的 CMOS ESD protection 就可以唷!!
9 k9 g1 \# h- p- {PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!( a& E; v* _+ _0 ?8 F, U
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!
- @( P1 z9 g. Q不過  大部分的人 PMOS/NMOS 的 size >=300Um,  以3KV來設計比較好唷!!
5#
 樓主| 發表於 2007-6-1 13:57:40 | 只看該作者

感謝

呵呵,謝謝版主同志,
2 y8 }4 z! r6 _不過不同的工藝,我是怕ESD的rule待會不滿足,8 S  ?% S% ?& d* E
比如説D端contact到gate poly的距離大致怎麽來決定,
# w& Q: @) |7 }3 l2 cD端或者S端到guard ring 的距離我又大致可以設為多少呢?
8 R: O8 p! a5 ~% u雙層guard ring之間的pitch又是多少,然後guard ring的diff的寬度要多少呢?
! b6 B5 U/ ?9 B9 E9 d! p+ z版主同志,麻煩你再告訴我一下哦
6#
發表於 2007-6-7 18:29:08 | 只看該作者

回復 #5 amanda_2008 的帖子

請您先告知大家,您要下的fab是哪家,什麼製程(process),這樣才好回答您。
) f7 ~( |8 Y& ~) G5 f, B% R每家的參數數值都不太一樣。" o8 J8 e2 E% j+ {
1 g- }! F" |. ]- a) z
如果您手邊有該家fab的design rule manual, 裡頭應該會有ESD design rule。
7#
發表於 2007-8-1 21:18:44 | 只看該作者
一般代工廠都有ESD rules,只要照話就好了,或是請帶工廠提供也可以。
+ G  Y. c: n, g1 a, A$ z
. ~8 I! m4 `) Gsource contact 照rules話就可以了,drain contact 一般約為source contact 3-5倍不等。2 Y* n6 O2 x# W& g5 c8 Y: i
' Y6 u/ r3 i: T4 j* s* x* w, q
pick up 與guard ring之diffusion約為4um,pitch 一般10-20 um 不等,以上為一般之經驗,詳細需參考foundary之 design ( g+ l9 ]; K( e* _9 J' u
guide。
8#
 樓主| 發表於 2007-8-22 21:52:22 | 只看該作者

谢谢

谢谢大家的热心答复
7 H; l2 M, Z6 \. d/ @$ z' w嗬嗬,我在题目里有标说是现代的哦,
- {7 n& Q. P+ G4 w5 {- B其实有时候代工厂可能没有你现在要用工艺的esd rule,. e6 x; _3 T5 R5 z
所以这个时候就只能凭经验来画了
9#
發表於 2007-12-11 19:54:31 | 只看該作者
多謝!* W& T* z4 p8 w5 f- |4 _& [
謝謝版主了,又了解了新知識了呢!
4 s1 b+ m7 k; @/ G( h$ u扫扫盲,呵呵。
10#
發表於 2008-10-23 09:35:29 | 只看該作者
原帖由 sjhor 於 2007-6-1 08:56 AM 發表 ' p9 j% q& `, T7 @/ Q6 M, a
其實用普通的 CMOS ESD protection 就可以唷!!
) q: O$ e; K; H; W6 N- }PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!$ \3 y' d* R# d# g! s9 E4 g6 ^
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!0 g1 V$ u& K. s1 s
不過  大部分的人 PM ...

% V3 H$ h- Z9 [* W3 B, h/ J
" z! }# n& {! a  }2 Q4 h"10V/per 1um width "有疑义,因为比如W=300um,L=0.5um与L=0.35um应该有很大差别吧!
11#
發表於 2008-10-23 12:23:46 | 只看該作者
如果是高壓的FDMOS,難度更高!因為這種device天生不利ESD.
12#
發表於 2009-8-5 19:50:29 | 只看該作者
原帖由 sjhor 於 2007-6-1 08:56 AM 發表
- d# Z1 b, l- Z, `9 O- T) h10V/per 1um width

% t; y  a9 `  Y  z* n1 E# I5 a$ }. }8 W- L& O
这个值是怎么来的呢?
13#
發表於 2011-7-19 12:30:31 | 只看該作者
L為最小的通道長度,一般而言,通道長度愈小,靜電放電防護電晶體的耐受度愈小。增大通道長度可使靜電放電耐受度提高。但是必須同時增大防護電晶體的寬度。如此一來便會使佈局面積增大而使成本增加。
14#
發表於 2012-7-12 12:16:35 | 只看該作者
学习学习!!!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 02:47 AM , Processed in 0.140517 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表