VHDL 倒數60分鐘

hope1014

因為我用的程式是Quartus II
0 e' a9 T2 ^+ J, R6 v  s8 x
而且我用的是元件編輯電路圖
# L6 K' S8 M& ?  Y
我知道需要 一個倒數60分鍾的主程式
9 C! f( F5 S' \& m4 U9 \
可是卻不知道如何下手...

但是又怕有了
- ~% B9 l! D3 S) E* n
電路圖卻不知道如何連接= ="
: D0 r. S' ~, N1 Q9 \" y
9 t+ l0 R4 V9 G! n3 u! [. [請問有高手能幫幫我咩?
5 O. {) t/ [5 j5 S7 B& y
2 g$ A; X( X! C- \5 N或者給的方向倒數怎寫...

! E* I& Y4 X! C9 \xt_1014@hotmail.com

jungswee

用VERILOG寫可不可以呀？
做個計數器，然後綜合一下就可以了吧

hope1014

嗚嗚
我有爬到VERILOG的文章
可是我需要VHDL的寫法
才可以跟其他電路方塊連接吧
- F8 R4 T9 g$ w( q: J1 v
5 m+ {9 h2 ]& \# x: ~$ w% Xps.其實我不是很熟...
6 M* g1 C. l) q; B其他電路分塊都是vhdl的寫法

hope1014

LIBRARY ieee;
' K3 w" C& A' N& `" v4 h, H9 ?  X8 }/ RUSE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all;
& Q9 J/ H8 @# a. PENTITY counter_60_seg_v IS
        PORT(Clrn,Load,Ena,Clk        : IN  STD_LOGIC;
                 D0,D1                           : IN  STD_LOGIC_VECTOR(3 downto 0);
         Q0,Q1         : OUT STD_LOGIC_VECTOR(3 downto 0);
- H- G5 L& U+ U( a# F+ M6 `  t5 N+ F                 Co         : OUT STD_LOGIC);
0 u, ?5 v! I" K; O+ }0 T( nEND counter_60_seg_v;
ARCHITECTURE arc OF counter_60_seg_v IS
BEGIN
8 H8 m8 p- s5 ^/ b& ^  PROCESS (Clk)
     VARIABLE imper0,imper1 :STD_LOGIC_VECTOR(3 downto 0);
: q: ^6 N, J6 x% e# |1 R  BEGIN
        IF Clrn='0' THEN  imper1 := "0000"; imper0 := "0000";
8 R* Q7 b$ P/ B    ELSE IF (Clk'event AND Clk='1') THEN
2 D2 h, J9 ?4 j8 L                IF Load='0' THEN   imper0 :=D0; imper1:=D1;
' T: W+ J7 z. ]' j9 ]5 e            ELSIF Ena='1' THEN
               IF imper0="1000" AND imper1="0101" THEN
                  imper0:="1001";
               ELSIF imper0<"1001"  THEN imper0 := imper0+1;
9 g9 V. G0 F6 ~/ ]+ ~               ELSE imper0:="0000";
5 u* ?9 R, X: l9 ~  u                    IF imper1<"0101" THEN imper1:= imper1+1;
                    ELSE  imper1:="0000";
                    END IF;
               END IF;
# q' u8 g- k' V; K& _/ W6 e5 d             END IF;
        END IF;
   END IF;
& Y2 G% \. @2 G/ L, E5 G; ^        Co<=imper0(0)and imper0(3)and imper1(0)and imper1(2)and Ena;
        Q0 <= imper0; Q1 <= imper1;   
" d- q* S1 i0 j8 U2 C: I   END PROCESS ;
# }, s/ t: E6 |7 BEND arc;
# W' |9 P  {0 d. o1 g
這個是60模計數器設計
要怎弄成倒數60?
有人會用成倒數60秒先幫忙吧
請問一下我會用到幾對幾的多工器啊

jerryyao

現在的工具都支援verilog和VHDL混合使用。
) P3 ?' q6 M  l2 m+ _現在的工具都支援verilog和VHDL混合使用。

michael6172

這不是很簡單的東西嗎?怎會寫不出來
7 |0 t3 z( |  g7 W
$ t% W$ Z8 _/ `7 D
, q1 Q5 [' G4 W/ A' b* v4 z% R4 i除頻除到一分鐘阿,在遞減counter就好啦....

dannyc

Quartus II 可接受verilog, vhdl以及Schematic多種語言的混用，只須在呼叫的接口上分別對應即可。
2 B# z# I6 g9 W/ |若有須要，我很樂意幫忙。
0988310302

: ?: q7 L* V7 b! Q* m$ g. aDanny

hope1014

真的沒有人可以幫幫我嗎
身在澎湖資源有限
7 N2 W$ y' {+ O; T' O, P  ]: O只能上網求助資料~"~
0 n9 R. x) c/ x0 \( Z我可以提供
七段顯示器、除頻器、4對1多工器、6對1多工器、掃描電路設計圖、消除開關機械彈跳器的程式
: i" a$ K5 b; a1 L( j我是用電路圖編輯電子鐘的
所以比較不需要程式叫程式
  P. N/ r. C( f2 D8 r. h
$ U3 ]  C: D' Z6 w- }拜託 有人能+我MSN
xt_1014@hotmail.com

hope1014

第一個是書上的電子鐘範例
# q. V9 n9 R' v! V* Y: V: W第二個是我大概連接的電路圖
裡面的60模 靠自己的想法改了裡面的程式

或者有高手能用第一個電子鐘範例來修改??~"~

1 `2 w# {( V- [, s+ Mps.我只能用VHDL ㄒ^ㄒ