請問TSMC 0.35的電阻畫法

louisli

請問各位LAYOUT高手:我目前是在研究類比電路的學生,但在劃電阻時碰到一些困難,就是在TSMC的電阻劃法上,不知道如何去佈局電阻的LAYOUT,還有要如何在LAYOUT的過程中,如何去考量電阻的阻值,是用電阻的公式算嗎? 謝謝!

kokokiki

電阻的layout多使用一個方格是多少個阻抗,所以串N個方格,則阻值X N,但電阻不能串太多方格,則其L與W差太多,電阻
變化太大,其四週需要有dummy相同材質的電阻.

louisli

謝謝大大的回答,但我還想問的是大大所指的方格是指？ 還有大大所說的dummy可以用TSMC所提供的dummy嗎？謝謝!

louisli

在請問大大,剛在一些參考文獻中,所提到的電阻值的計算公式,R=RSXL/W,那RS所指的是指什麼？剛剛查到大大所說的方格是指L與W所構成的方格嗎？

ywliaob

RS 是接觸片電阻(sheet resistance) = 電阻係數x電阻厚度(深度)
通常晶圓廠會提供 RS 的大小 以方便使用者去設計所需的電阻
7 T8 s1 ?; Q$ ^4 `, ?R=Rsx(L/W) 只要估算layout的L/W就可以知道電阻的大概值
  c1 ~9 s- m3 K/ u6 D4 Kdummy 的需求是怕因為layout面積太大或太小 造成製程變異太大 所以需要加上dummy pattern
一般晶圓廠也會建議dummy pattern的畫法 但不一定要遵照


PS: R=電阻係數 x(L/A)=電阻係數x(L/Wxt)
0 _* B3 x( [" `( t) }$ n6 q     =(電阻係數/t)x(L/W)
     =Rs x (L/W)
" w6 H! C+ z, b或者可以想成當L＝W時（方格)  R＝Rs
當10個方格連在一起 R＝10Rs

louisli

謝謝大大的回覆,但想在請問大大說那那個晶圓廠提供的RS大小要從那裡可以得知這樣的訊息,謝謝!

小朱仔

原帖由 louisli 於 2007-9-21 12:05 PM 發表
( Q0 n1 N% M$ y$ H" a5 }# w3 \+ y謝謝大大的回覆,但想在請問大大說那那個晶圓廠提供的RS大小要從那裡可以得知這樣的訊息,謝謝!

! M  D5 F# l2 v6 s: P- _9 ^
3 v( g3 m' W/ B, z  X, E每個晶圓廠都有提供SPICE Model,SPICE Model內就會有提供Resistance Table,裡面會有sheet resistance,找看看吧~~

wlyi0928

TSMC 0.35 um 電阻的畫法嘛~~~
嗯嗯, 用POLY2吧, TSMC 0.35 process 看起來只有POLY2能認得到,
' U# }* n4 s) c% q其實也不用去看SPICE Model,
1 z' B. h* e- I9 c只要看POLY2 design rule和Calibre LVS Command File就夠了,
) H4 ]; r  W5 \1 q) |( g先送個消息給您: POLY2的sheet resistance為50 ohm/square,
+ W( ?& e3 k1 ~其它的最小width多少啦...etc...等等的資訊, 就請您找找Design Rule了, 裡面有寫, 我確定!!
2 Z) r. @% n/ b1 T
一點點經驗, 希望對您有幫助!!

ywliaob

要有poly2 是要用mixed mode製程才有提供 一般製程沒有poly2可用
NW 跟 N+ 還有poly 不能用來當電阻嗎?

kokokiki

可以,但N+ P+ & NW 為且有junction的電阻,所以要考慮電阻之間距離及junction break-down 電壓的問題,poly1為
非junction電阻,之間的距離,可以使用較小的rule,但其電阻較小.
) ]. p% O( j' E) [' I/ g還有N+ P+ NW & poly材質均為半導電阻,所以其個別均有電壓及溫度效應造成使用之時的電阻變化,所以電阻值是會改變
+ f+ B4 Z0 t1 M  B+ s1 R的喔....

Shouwei

有另外一個較快的方法，不過前提是您也是學校，然後有cic的權限
尋問工作站管理員，會有一種檔案名稱叫做pdk <<這只是關鍵字
然後可利用virtuoso將其引入，引入之後，叫出來的電阻、電容、電晶體，就是官方畫好的
+ x" ~$ Z& ~. D! ?8 E那如何引入到laker呢？
" k7 l+ \1 G7 ~很簡單，只要利用virtuoso的export>stream，將叫出來的電阻or電容等等，一種一個檔的方式，output成gds2的檔案
0 a$ `- `: G& I再開啟laker import>stream 便可引入了，這是頗方便的小技巧，給您參考一下

louisli

謝謝大大的回答,但上一位大大所說的pdk不是只能在TSMC的0.18製程操作,據我所知TSMC的0.35製程,電阻.電容好像要自己畫上去說

Shouwei

原帖由 louisli 於 2007-10-3 01:09 PM 發表
謝謝大大的回答,但上一位大大所說的pdk不是只能在TSMC的0.18製程操作,據我所知TSMC的0.35製程,電阻.電容好像要自己畫上去說

我查一下我手上的documents好了XD
, p  I9 L$ T2 Y% F; E2 d可能真的是如您所說的，只有點18製程有
敝人當時的想法是想說點35跟點18一樣有PDK XD
$ I/ Z) |! m( C' [- B6 S; q8 D7 ?- }+ i
如果真的沒有的話，建議用POLY電阻，誤差比較小
不過相對的，阻值也比較低
! n$ U& X2 k9 T- W) e, @LVS的檔案裡面應該都有定義
2 W$ K, I" ]7 E7 v% E$ r最好是把LVS都印出來慢慢K XD 這樣對實力的進步，有很大的幫助
在下也要開始學著K LVS的定義了。。。

yoyo20701

講的好詳細唷~~~本來不懂的問題現在大概知道囉~~多謝大大唷~
8 b9 I( m4 q, \  f9 r多謝你的無私

dacas922

電阻用L型shap~會比較好嗎?怎麼感覺怪怪的~到底是哪裡出錯

markb

thank a lot!!!          受益良多！