PLL中的控制電壓?

sachiel

各位好
6 }/ g, M& O3 ^% n, t- {今天在meeting時，老師似乎提到一種展頻PLL的方式
# r! l( i1 w+ C9 P1 g) M2 b5 I9 V是等PLL的控制電壓穩定後，使用某一種負回授方式先將控制電壓穩住(PFD,CP不動作?)
然後再開始展頻的功能。
小弟這整天遍詢IEEE上有關SSCG的論文，但找不到使用類似方式的paper
1 Y3 _" C; q' q8 w不知道是我的搜尋方向錯誤嗎?
4 s# b, E5 v" Y: M( n: s4 h& }還是我的認知錯誤??
" _1 m/ J8 x7 v
4 ]9 Y8 z  {! Z能否請有經驗的前輩提供一些關鍵字，好讓我能在ieee上尋找相關的論文來參考一下
* `/ D, c0 a2 q2 a) C謝謝

finster

你用SSCG + PLL這兩種關鍵字在IEEE查應該就會有了吧
我印象中有一種SSCG的架構是在LPF和CP上動手腳
原本發表在IEEE有一種架構,後來又有人把這種架構再稍加變化改進,故而有兩個版本
5 k) b2 {. F+ W% N+ o+ J你看一下它的function block應該就能夠理解

你描述的方式我不是很能夠理解
& @. G! o( q7 A* F不過,我之前曾比較過PLL+SSCG的架構作法,不外乎從divider著手,或者從LPF和CP上著手這兩類
3 B6 ^5 t  Q& L: v8 C你的老師所提的應是第二類的架構,我印象中篇數不多,應該很好找

monkeybad

你何不直接去問教授是參考哪一篇paper的文章 不然IEEE有關SSCG的paper很多也不好找吧
$ l2 r3 [1 L0 y! G, w( P另外就我的認知 如同Finster講的一樣 SSCG大致上分成兩種方式
一種是類比調變 就是在VCO的控制電壓上面動手腳
3 o9 j* v4 R- U$ D6 P8 `一種是數位調變 在除頻數上做改變 來達成調變的效果 而且採用sigma delta的概念來消除週期性的突波

! U: E4 h9 y* a2 p我之前模擬的時候兩者都有模擬過 不過模擬類比調變時有發生一個問題
* d& W( z3 k  s- R& b! @3 C5 d$ k# c類比調變基本上是用第二個CP去改變VCO控制電壓 但是經過模擬後發現 這樣做是會有問題的
因為兩個CP會互相衝突 第一個CP是要把VCO控制電壓鎖定在一個值 而第二個CP是要產生調變的三角波
所以兩者是沒有辦法同時存在的 一定會互相影響
除非一個打開 另一個就關掉這樣 也因為這個問題 後來我就採用數位的方式去做調變
我猜會不會你們教授講的paper有提出新的方法來解決這個問題呢?

2 h5 S% a( d2 c# J  b. d[ 本帖最後由 monkeybad 於 2008-10-27 11:46 AM 編輯 ]

deltachen

謝謝大大的分享~知識因分享而壯大！

Chipfish

謝謝大大的分享~知識因分享而壯大！

semico_ljj

希望可以把那篇paper贴上来！

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

PLL量測電壓值與頻率成反比！你是問這個對吧??

blackshung

說的是數位式的切換嗎?就是用很多條Kvco來取代只用一條Kvco來達到的頻率調變方式，這種作法可以使VCO的調變頻率提高 ~

jackrabbit

回復 3# monkeybad
( Q6 U$ g3 f/ j* I2 V3 [" K現在回這篇好像晚了太多....
% x  w( o( N/ K) v但類比調變是可行的, 只是比較難做
重點是要看你灌進pattern的點到PLL out 的transfer function, 再來做對應的調整( PLL bandwidth vs. modulation rate)
' l7 K; m' v# u4 C印象中microwave journal 裡面有一篇在講FM PLL, 作者把每個可能的位置灌pattern進去的作法都分析過
7 u# l. @) f6 g, T: H0 R
) C9 `, t) B" g: U; l8 S; L! y2 H通常modulation rate在32KHz, spreading ratio 不會太大,
所以你可以想像成是一個在緩慢變化頻率的PLL, 鎖定在一個平均值, 而不是一個不停在把頻率修正回來的系統
& Q1 \% S! ~/ G+ ?0 R$ ^4 b  M
* n, T% K9 `; e/ L. @& N而原po說的那種電路我做過, 講白一點你等於是在PLL裡加了一個可以on/off的展頻而已,
把展頻功能關掉, 就是個普通的PLL, 不須像原po說的那樣另外用什麼機制
9 r% g1 q0 b6 R2 i! V0 J; \直接控制VCO電壓是可行的, 也不用說先鎖住之後再打開展頻, 直接開著去鎖也行~

gicky

謝謝大大的分享~知識因分享而壯大！

sachiel

謝謝大家!!!
哈哈~~從發問到現在居然快畢業了~~
長越大時間真的過的越快阿
0 a& _2 \: B2 j) T老師後來的解釋比較接近 jackrabbit 大所說的方式
, X, k: @+ |/ L/ j# W* B  y也難怪當初我在IEEE上找不到，其實也不是找不到，而是不會把這樣的功能當作PAPER的 "賣點"
不經一事不長一智，希望有天也能有足夠功力幫忙其他人解決問題。
/ K) ]0 Q- U% N  V$ ?; ]/ W. t感謝各位業界先進的熱心解答
% X: r' P8 S4 v0 P6 L謝謝

kj.guo

就目前經驗而言 mode clock 一般在42KHz 比較理想
類比和數位均可實現。類比實現最好不要連個CP都ON 而應該是單一CP ON 即可。

bernie820

我只會最基本的耶...
" m2 ]3 \$ ]* t$ t, Z% n" v
  j( r) \/ z0 q. u1 ?. K所以幫不了忙!

jimwang94306

小弟是新手 謝謝大家分享經驗

Chipfish

謝謝大大的分享~知識因分享而壯大！

kkei456

謝謝大大的分享~知識因分享而壯大！

juro0827

我也想看看那篇文章@@
3 ]' }# W& e/ j1 r+ j初心者+1

s717042

謝謝大大的分享~知識因分享而壯大！

semico_ljj

谢谢分享。。。