用verilog程式控制LED亮暗

kb76628

我是一個verilog新手，最近在想一個問題
如果我有二個LED燈，1表示亮，0表示暗
2 I0 U1 ^. M4 N樣本如下表，如果我想要控制它每一個樣本LED亮二秒
( Q* y6 O5 [  G' w3 ~並依照此樣本往下依序亮
* m2 Q3 O; W6 x6 R& P1~2秒 LED1亮，LED2暗
8 P/ s- h& d$ u/ `, F3~4秒 LED1亮，LED2亮
5~6秒 LED1暗，LED2亮
4 {% `5 B  n( `( `! H4 H, N7~8秒 LED1亮，LED2暗
2 W, {/ R8 S: z" k7 v. f% \4 tLED1 LED2
　1 　0
6 Y! Y$ J6 d8 P2 T% Y9 ^& e　1 　1
( |& K' r- A) }" z' g" w" T( M　0 　1
5 ^8 y; R  ~, t0 y/ j; w　1　 0
# E. R! ^: _* D/ z且用2個指撥開關控制LED關(指撥開關1控制LED1關，指撥開關2控制LED2關)
/ N: f% A1 m' K$ y  f如1~2秒時LED1亮，如果我在1~2秒時間區間內按指撥開關1，LED1熄滅，但在3秒時LED1和LED2又會亮.....一直往下執行
/ `* X+ V, h# p, I, S  r% C用verilog程示要怎麼寫呢?
有高手可以教我嗎?
9 C% R& D. X; G& _8 _感謝!

leo61532

其實最簡單的方法就是寫個counter，寫個判斷式來控制哪個LED要亮即可。

lypei-mr1987

verilog lejie yidian ....yihou keyi xuexue

jackhsiao

嗯!不錯的建議!可以好好參考!

zxcv990

頻率快慢可以控制明亮，你可以寫幾組除頻器，來切換~~

sakuralaya

Dear Sir ,
# K9 N8 \+ E( l! }1 p" J我用FSM嘗試，simulation也成功     
參考看看吧
4 \# W* d6 r$ h
module LED_Ctrl(clk, rst_n, sw, LED);
$ G9 H0 U( _/ H  b8 U1 q4 s. v7 O2 h    input clk;
, m7 }; }$ P% Y) ~6 `    input rst_n;
4 n+ Q# s4 m0 U- _$ n    input [1:0] sw;
# `+ ?  b6 Z  F8 {& H# I9 S    output [1:0] LED;
         
+ N+ {, ?- T4 ~$ D         reg [1:0] LED ;
% G% ~, W* _: Y! C* ]         reg [1:0] CS ;
         reg [1:0] NS ;
         
. a% t' x- N& p5 x9 W& ~////////// STATE //////////////
& S) ]1 S6 w8 U3 w2 U         parameter RESET=0 ;
* J; b1 N  P/ N: q2 B         parameter S1=1 ;
+ z. `/ a- i! {$ T! O' q         parameter S2=2 ;
3 \3 b. ^) o* C9 I         parameter S3=3 ;
         
         
) p/ l5 ^3 E0 l( ]         
1 `% e7 M  A+ _8 A  N         
- |) o) j* m: s3 e2 g////////////  FSM  //////////

always@(posedge clk or negedge rst_n)
begin
       if(rst_n==1'b0)
! G. b8 w! Q" E$ B2 U) L" q           CS=RESET ;
/ l% u" X- n& ^+ N       else
5 A* |1 ?/ o2 _) ?4 q  n2 n. ^, H            CS=NS ;
1 }# x# N1 ]4 E: ]3 Q) m/ P# Iend
               
4 w9 O. ?6 S) @               

9 D; c& T/ X( A5 b    always@(CS or sw)
      begin
            case(CS)
. }1 j0 y# Z6 c, v0 w* N. b8 S5 E" f& K             RESET :  begin NS=S1 ; LED=2'b00 ; end
                  S1    :  begin NS=S2 ; //LED=2'b10 ;                  
                   if(sw==2'b10)
                       LED=2'b00 ;
: L- ^& g. Q/ [/ {7 [                   else
5 X2 a( s( W8 l3 A1 R+ |* w                                   LED=2'b10 ;  end
: P6 N4 n3 w' O9 t                  S2    : begin NS=S3 ; //LED=2'b11 ;
4 L" F% G) C  K. j5 B1 M                                if(sw==2'b00)
                                    LED=2'b11 ;
                               else if(sw==2'b01)
7 \# ?5 J7 V1 _( m7 y7 x. V                                    LED=2'b10 ;
# B) A! t. {$ A: n. b& |6 ~                               else if (sw==2'b10)
                                    LED=2'b01 ;
8 H1 @$ j% f# l5 W2 I                               else
                                   LED=2'b00 ; end
, O; V, L; U7 y. G# u                  S3    : begin NS=S1 ; //LED=2'b01 ;
                              if(sw==2'b01)
                                   LED=2'b00 ;
' B2 h( q' A% k                              else
                                  LED=2'b01 ;  end
7 A* @, T" W0 _0 H" _  f- N            default : begin NS=RESET ; LED=2'b00 ; end                   
! f" j, x2 G$ v8 Z1 e* a1 H          endcase                                
: |, B$ Y: {, C" T  o      end               
               
( p. M( T% v4 Q% pendmodule

jerryyao

用state machine配合組何邏輯電路即可。

tommywgt

"沒聲" 大大在嗎?
3 q6 m( U$ G% k) P/ G3 \
, j' a  S5 _! }- Q不太常用verilog...哈

不過看起來就是個有條件輸入的counter而已