StepDown Converter 的 duty cycle?

mt7344

最近有看過 duty cyle 是 100% 的!
1. 這個是如何做到的?
2. 這種情況下 還能保持穩定嗎?

finster

就我所知,Step Down的duty cycle不會有100%的應用
因為若是duty cycle=100%的話,那Vin=Vout或者vout=0V
如此一來,根本不用作Setp Down的DC-DC

至於要如何作到100%的duty cycle
依照duty cycle的定義是[Ton/(Ton+Toff)]X100%
將控制Power MOS的信號全開,如此一來即為duty cycle=100%

至於穩不穩定的問題
Power MOS的控制信號都全開了,當然是穩定囉
只是,會有這種應用嗎?
實在有點存疑

ted628

有個疑問，那個 100% 是 all the way 100%，還是只是短暫的 100%？

若是短暫的，那可能只是類似 coarse tuning 的作用，用途是加快速度，先接近目標值，然後才切換回正常的 duty cycle 慢慢做 fine tuning。

finster

在DC-DC的應用中,output電壓的決定是在一開始(power up)便設定的
所以,在power up之後,PWM或者PFM只會決定出一組電壓(one channel的情況下)
再來,在power up的情況到power stabe的時間,通常會有soft-start protection的機制,那是用來保護Power MOS避免一瞬間流過大電流而燒毀掉Power MOS,所以,通常由Power up到PWM或者PFM原本可以很快就regulator出預期的電壓,也因為soft-start protection的機制而會讓regulator的時間拖長
而ted628所提的建議,會遇到兩種問題
其一是在Power up時,如果duty cycle =100%,時間不管多長多短,都會有讓Power MOS一瞬間流過極大電流而燒毀Power MOS的危險,而這是要極力去避免的,故而才會有soft-start protection的機制出現
其二是假如真的有Vin=Vout的運用,那duty cycle =100%,會遇到的另外一個課題是在output current load的問題,因為DC-DC是要regulator出一個電壓供給其他chip作為power supply,所以其所需的current load也會有所變化且不固定,而當外部chip所需的current load愈大時,一般來說duty cycle也要愈大,如此PWM或者PFM才能夠提供更大的電流給外部所需的chip,假如一開始就使用duty cycle=100%,那PWM或者PFM所能提供的電流也就被限制住了,如此在應用上也就會有所限制,而這將會是第二個很難克服的課題

ted628

其實我對單晶片 dc-dc converter 沒有研究 ，個人只是稍微做過 on-die inductorless voltage down converter 的研究。

就個人的印象中，學術界的確有人搞過 coarse tuning 和 fine tuning 兩步驟，不過是不是 100% duty cycle 就不可考，我也忘了在哪看到，只能算是不負責意見。

個人覺得，dc-dc converter 的控制方式，在某些方面和 PLL/DLL 有點相似，而在 DLL/PLL 上，確實是有設計是加大 charge pump 的電流來加速鎖定時間（老實說，我還參與過該產品），所以我就很直覺的聯想到，duty cycle 愈大，對 cap 的充電也愈快，Q= CV，Q 和 V 是正比的關係，duty cycle 100% 的設計會不會是加速充電或放電來做 coarse tuning。

老實說，個人比較偏向於 on-chip，一般即使讓電晶體 full on 也不致於有燒毀的顧慮，實在是不知道電流過大會讓 power 電晶體燒毀。

對 power management 有興趣，但研究不深，還請多指教。

monkeybad

我也是覺得Duty Cycle應該不會有100%的應用
我猜可能是spec的一種寫法 表示PWM的Duty Cycle從0-100%都可以使用吧　
電流模式控制的PWM假如沒有加slope compensation, Duty Cycle在大於50%會有sub-harmonic發振的情形 造成不穩定

另外我的看法是 power mos在正常工作下 也是會有full on情形
只是他是有開有關 但在打開時應該是full on吧 而電感電流會隨著ON的時間呈線性增加
在100%的模式下 power mos不就always ON, 時間一久, 電感電流會一直增加而變大
就算power mos較強沒燒掉, 那電感還是會因為一直增加的電流而燒掉吧
而整個迴路也應該不會穩定才對
個人淺見 有什麼不對的地方希望大家指正!

[ 本帖最後由 monkeybad 於 2007-7-27 12:36 PM 編輯 ]

finster

在我之前的模擬中,PWM的最高電流會在2-3A,若是瞬間電流則可高達7A
故而,在這種情況下,Power MOS能否流過這麼大的電流就變成一大考量
而這也是為何在作PWM時,一直要強調流過大電流時會有燒毁的問題
在一般的SOC中,整個chip的total current大概也只有數百mA-1A就算是很大的了
但,在作PWM時,1A-2A是屬於正常規格,有些甚至會有2A-3A的規格
而若再考慮design margin,就要高到4A-5A
所以,在一般的規格中通常都會有soft-start protection和over current protection等機制
而瞬間電流之所以會那麼大,其主要原因乃在電感
所以,一旦不穩定造成振盪的話,那由電感所引起的暫態大電流將相當可怕
因為瞬間的大電流(可能有5-6A以上)很有機會燒毀Power MOS(如果耐電流不好的話)

再來,在PWM中,如果所需的load current愈大,通常Power MOS要開的愈久,亦即duty cycle要愈大
不過,相對的,Power MOS能否流過那麼大的電流而不致燒毀就變成一個重要課題
所以,只要是外接的Power MOS,通常要看它能容忍的最大電流為多少,另外一個重要的規格則是看Rds(on)電阻值為多少
如果是on-chip的話,要Power MOS流過2A以上的電流,其Size就要很大,同時,還要考量到metal能否流過那麼大的電流而不致燒毀的可能

再作DC-DC時,穩定度,效率和protection機制是三個很重要的部份

[ 本帖最後由 finster 於 2007-7-27 11:53 PM 編輯 ]

summer638

duty cycle需要開到100%的應用
通常都是在輸入電壓不穩的情況下會用到
實際狀態雖然不會出現這種狀況
但是通常在開SPEC時 就會先預設Vin範圍
此時就會要求IC要能達到 100% duty cycle功能

weihsiung

大部分step down regulator對於duty cycle通常都有最大限制,不過能到達100%亦沒什麼問題,但是在電源打開初始期間,若是採電壓模式,因輸出電壓遠低於所需值,其duty cycle會因回授控制使其為最大值

easy2k

讓POWER MOS連續流過2-3A並不是啥偉大事情
但如果DUTY100%
就不用SWITCHING了阿
那還PWM啥

liuger

基本上PWM是可以做到100%
但是100%跟0%一樣沒意義
所以大部分的PWM最大的Cycle是97~98%
根據load的大小調變
還有就是pwm的頻率
頻率高低跟效率與使用的電感大小有關係
以上意見僅供參考

toblood

如果是故意的在使用上, 將PWM的輸出電壓設定得非常接近輸入電壓, 就很有可能造成100% duty 的狀況? (ex: Vin=5V, Vout=4.7V)

如果晶片本身沒有設定100% duty cycle的特別限制, 應該會很接近dropout的狀態??

twteng

如果是100% duty cycle的話，POWER MOS always ON，代表always都有電流在流，
這樣效率是不是會很差阿?

andywu

那請教一下大大
BUCK中
D=(VO/VIN)
那D和電感L的選擇影響大嗎?