|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
; K$ e+ R2 @# v3 a( v8 b
* K6 Y" n6 @: K- {( n+ W6 b新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。
; j8 h: P& G4 S, h/ M8 c Q
; L0 R: @! W3 l# f1 c+ iLTC2165/LTC2185/LTC2195特性摘要 ! S. u2 v" q) d% P8 l- @6 ~
•- 16位元, 25Msps-125Msps ADC
, q8 |0 a2 [5 ~5 P+ I1 U8 k•- 76.8dB SNR, 90dB SFDR
* v7 g, v# W0 S! W# Y -低功耗: 185mW/Ch (125Msps)
4 W, i1 b( P, T) V0 `6 T K: A-單一1.8V供應
6 }. U% e3 S7 U' @) A, g-彈性的數位介面 - Y. A- J1 I2 K/ m( m
o LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 3 [7 K, p4 l3 O6 R
o LTC2195: 串列 LVDS
3 w7 F. D" F4 v5 ? ?1 d; J+ i-可選式輸入範圍 : 1VP-P至2VP-P |
|