求教 regulator 中ESD rule MOS該如何佈局才可以讓其功能達到最大

clarkhuang

如題
4 v- d5 _; K6 \( @( J+ ?* `請教前輩們 在LAYOUT regulator 時 其中有大量ESD MOS的佈局方式 該如何會比較恰當
: n1 ]7 p, q# B: F: y* d
然後又該注意哪些問題  因為我的w/l  30/0.3  現在再跑 POST- SIM.  發現到每個GATE 端電壓都不相同
$ ?( c+ l5 ]3 t, g; N, D3 }
請問有哪位大大知道問題嗎  然後那個MOS 為M 228  感謝

tonyho0119

LAYOUT要靠經驗的!!!加油
: d& m4 \0 r" Y8 M0 D& p" P. p) k% sLAYOUT要靠經驗的!!!加油
9 J. K- b% {3 `3 jLAYOUT要靠經驗的!!!加油
4 s; A& i" x% A& x2 {LAYOUT要靠經驗的!!!加油
LAYOUT要靠經驗的!!!加油
LAYOUT要靠經驗的!!!加油

tonyho0119

回復 2# clarkhuang


! _5 x& Y) t; D9 }4 l$ E. E    下次在多注意一下就好

clarkhuang

就此問題 已有解決的方法了
發現到 應該不是我的LAYOUT問題
, b8 B+ M: H* [9 B$ ?應該是我打Label位置的問題 導致 RD在抽RC值 跑POST-SIM.出現
$ A& V3 c' ]: p. V2 k- _9 G輸出訊號異常問題  重新標定過LABEL後 以解決此問題了 感謝
4 }# ^4 J& v$ q3 y" _

8 v7 r; g4 C* t: u: M煩請站長將此案幫我做結案  感謝