verilog 浮點數運算疑問@@

呆頭鴨

mas大..但是如果轉成二補數42010000之後
' t5 h$ f2 l/ D與41b20000 偏移值調整後42590000 做有效位數相加=425A0000 ←這樣吧@@?
並不等於C1200000 的說....

masonchung

42010000 (-32.25) 是IEEE754格式 也就是浮點數加法器的輸入A
, Y1 V8 _+ w: c9 D& W4 _41b20000 (22.25) 是IEEE754格式 也就是浮點數加法器的輸入B
這個浮點加法器內部輸入級 的功用就是偏移值調整後做有效位數相加

0 i/ e* E8 d% W  u9 l所以 浮點加法器內部 運算級
A=1101_1111.1100
B=0001_0110.0100
A+B=1111_0110.0000 = -(10)
: l" `8 J1 K+ q+ D
5 I0 `5 z# x8 x! P再透過浮點數加法器輸出級 轉換為IEEE754格式
輸出為C1200000
% i$ J; `  K! q: k& C
[ 本帖最後由 masonchung 於 2009-11-2 11:16 AM 編輯 ]

呆頭鴨

謝謝大大提點~又學到東西了...^^
; e: _- W% [+ H% G$ V
. i3 @" d, E4 `另外想問做乘法運算
& B' q; T4 j% j. d0 B+ e+ T* M有效位數直接a*b跟  a+a 加b次  哪一種作法在硬體上速度較快呢?
除法也是如此嗎?

呆頭鴨

大大~另外請問使用quartus做波形模擬的時候,input有辦法設定輸入10進制浮點數嗎? EX: (22.25)
假如無法使用,這樣的話10進制的浮點數數值要如何輸入? 難道是輸入 A1= 22   A2=0.25  A1+A2=A  這樣訊號要怎麼分離@@~不知道大大有沒有聽的懂我的意思^^"

masonchung

input有辦法設定輸入10進制浮點數嗎?
6 q: T' x5 f, r" ~! z9 x因為你的電路功能是浮點數ALU 輸入自然是IEEE-754格式
先自行換算22.25 成IEEE-754格式 41b20000 輸入
( R+ x/ Z- M+ M0 F
9 ^4 }- B' U# A7 W0 Mquartus 用32bit 就可以輸入阿
8 w1 D7 B. P; ]8 b! U; ^
1 L5 ~/ x; z/ b  w~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
  [, t3 i! I3 H& I' z1 y5 A如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
6 y& [3 M* u3 x2 ~' \+ J0 R- _可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
% q+ R4 A  W; t
[ 本帖最後由 masonchung 於 2009-10-29 01:13 PM 編輯 ]

呆頭鴨

如果規定要用10進制浮點數輸入
; k6 P; A( v. C6 G  ?* `那你的輸入級就要多一個轉換電路
可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
1 h6 ?$ N7 n& z1 `----------------------------------------
非IEEE 754格式的浮點數 輸入~ 是類似(22.25) => 10110.01 輸入至input ?
% D2 u" H! U3 ?( t% b# R) S. a% k. A那在quartus看到的input是不是變成1011001 ?
這樣的話我怎麼曉得我輸入訊號小數點位置在哪@@?(10.5)=>1010.1
還是說要給input的訊號,其訊號源必須要產生固定小數點N位的數值.
1 Y1 k3 _7 P) g% \9 j: H假如訊號源固定產生小數點3位的訊號~
22.25=> 10110.010   第3位補0
10.5  => 1010.100   後2位補0至第3位....是這樣嗎?  如果是這樣就可以在程式內部判斷[2:0]為小數[3:N]為整數.......不知道是不是這樣做?
  M- Q1 [" y$ |- O3 w) {4 G
-----------------------------------
: g& [2 |6 m- T' o9 D5 Iinput有辦法設定輸入10進制浮點數嗎?
1 Y; V' u: c, [0 O; Wquartus 用32bit 就可以輸入阿
3 y  l9 _( f: ]( A" U6 B 這邊大大是說 我input寫成32bit就可以在模擬的時候使用類似22.25十進制的浮點數?

masonchung

小數點是人判定的,輸入不足位數要補0
$ Q1 m2 @" c# u5 S9 V9 a% I( |硬體運算時對齊小數點即可
/ j) C; T7 ?- R  v8 S
$ S  v5 x$ N- |4 j2 a6 t# ]! w*******************************************************
41b20000 ==>32bit
這邊是說輸入已經是IEEE-754格式
*******************************************************
如果輸入是10進位浮點數 輸入quartus 後 要換成sign bit + 32-bit fixed-point
22.25 = (10110.01) 二進位 = {sign-bit=0,0016.4000} 十六進位

' d& I0 V  ~7 r% t% I用fixed-point to float-point 轉換電路
換算成IEEE-754浮點數格式
2 P7 Q' \/ N6 F7 D% |就可以給浮點數ALU 作運算
! y: w0 @" ~! N) v  A' h
[ 本帖最後由 masonchung 於 2009-11-2 11:41 AM 編輯 ]

呆頭鴨

謝謝大大~我知道怎麼做了

另外請問,做浮點數除法運算時 做法為 指數相減 有效數相除
但是為何A[22:0]跟B[22:0]的有效數相除時  C=A/B
如果A<B則無法運算
是除法運算需要用其他方式完成嗎?

masonchung

除法運算在FPGA 沒有DW IP
; w( K- y1 F7 p; y% y6 |) g所以可用布斯Booth 或 SRT 的演算法來完成

[ 本帖最後由 masonchung 於 2009-11-4 10:27 AM 編輯 ]

呆頭鴨

大大~請問BOOTH做除法器.是只要把乘法的+ -規則相反變- +就可以了嗎@@"
如果我乘法要一次判斷比較多位元規則該怎麼定呢??~因為網上找到的大多都是用2BIT作判斷~

* A+ A8 Z& ?+ p8 i另外請問一下.SRT俗稱是^^?