buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。

) o5 t- F1 Z9 d3 _
7 |/ q6 o- Q1 F. ^! ]' o% D
4 B- s* J9 m+ g) e, O以下是 LDO 的相關討論:
) S8 ^/ b2 b& jLow Drop-Out Voltage Regulators
Rincon-Mora 《Analog IC Design with LDOs》
0 B# V) f, ?. q2 N! J! ]PMOS Low_Dropout Voltage Regulator Introduction
3 M4 x6 H4 V) |* S- O! oLCD Driver 設計術語簡介[Chip123月刊資料]
. U+ o  e. L/ `  {' Y! k, EThe evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
* ^4 b; C$ }% Z?教有?LDO的??
1 w9 K6 O% }7 s; C8 `LDO DC-DC分壓電阻的疑問(等比例的差異!?)
LDO??
高?LDO ????！
' W4 p' g' Q2 u2 X$ o# r9 C4 i3 m

! }. C- B' [3 q) S7 o9 Q[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教

alab307

1. 如果你設計的Buck是可以開100% duty的話
9 x! |3 T) }0 z" a2 _6 b+ X    根本不用檢測, 因為switch自動會全開
5 z  b& a" W* M* w3 s" L2. 這樣子輸入電壓會經過電感才到輸出, No Good
3. 可以用看FB, FB一直不夠的話就切到LDO mode
. M# h9 }1 P7 i9 V4. 此討論比較適合"電源管理討論區"