Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 29208|回復: 14
打印 上一主題 下一主題

[問題求助] full-custom 流程 是啥?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-9-4 23:55:21 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問一下 在verilog� full-custom 流程是指啥
1 p1 p9 f0 |+ h9 q4 E" s; a' e! H我之前只有參加過full-custom的IC佈局6 P! e- H( V, b0 j7 ^4 H
只知道它是給你題目要你從頭做出他要的頻率的電路而已 (感覺就只是很單純的出題)& [8 h7 H2 u4 t8 }: H  r$ a7 A
可是我們學長 給我一個題目是用full-custom流程設計ALU" N! H7 a; Y, {6 U8 b. E
但是ALU不就只是寫出一個選擇運算模式的計算機. T% v9 \0 N3 m/ I
只要利用選擇的指令 寫出A和B兩者或單獨位移等等的運算嗎?
# l% Q5 a4 I  b: k- N實在是不明白full-custom  是用在哪裡8 F2 |6 f% _3 V; M8 x
之前也有去教育局的full-custom裡看考題 也看不太出啥差異的說  =  =* Q! q! [) y! _: ~7 S8 e3 p
麻煩好心人士 能夠幫忙解謎  謝謝   >"<
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2008-10-21 10:06:47 | 只看該作者
以 foundry 所提供的基本元件,如電晶體、二極體、電阻及電容等元件作為設計的基本單位。
/ ^/ `9 X. j9 T0 e一般來說是採用人工的方式擺置元件及佈線,所以可以得到最佳化的面積採用率及較佳的電性。2 R0 p& ^8 `3 K# J2 B0 j8 C  O
講求高精度的類比電路往往是以全客製化的方式來達成。
$ m) R2 w- W# O3 K% V: d. Q$ O& R2 [1 m% C0 U
http://www.ntut.edu.tw/~vlsi/86-vlsi/AppendixA/AppA1/AppA1.htm# e: v. C5 z( a7 {# B  ~7 A
  R  y6 C- t$ u( }5 J1 f0 i
希望這個網站可以幫到你
3#
發表於 2008-10-31 13:22:15 | 只看該作者

早期的IC設計

早期的IC設計都是full-custom1 X; d& K  g& @9 s4 ^9 _6 @
都是從gate-level甚至mos-level開始電路圖
( H/ C" _2 Z+ s2 h4 ]" ]  V6 \然後layout也是人工畫cell拉線+ w4 t- c) O! Y
你知道更早期layout是先畫在紙上的
4#
發表於 2012-10-1 16:45:01 | 只看該作者
受教了....感謝感謝了
5#
發表於 2014-11-18 17:24:45 | 只看該作者
Full-custom IC design style 全客製化設計
1 {+ e* ~# ]" v& C% J; g) s! y消耗大量人力資源成本來進行佈線& p# O% Y" n' U$ J% g! F# H
簡單的比較( ^5 _" M3 y; W. q0 `* M4 t
                                     Full-custom           Cell-based
3 Q' G  Z* {0 z2 H: @2 BAutomation                        poor                     good. l: Y1 r; H; {7 k6 P
Flexibility                          good                     poor. B3 ~7 w# W" P, N/ r' D$ b
Scalability                          poor                     good
" ]9 ?" w; s2 }+ v: K5 FArea utilization           can be optimized         poor8 |& p1 |, v7 N# E( k* J- m
Woking period                   long                     short
0 Q4 U' M: b# V4 d' @1 p. O1 ]+ qnumber of transistors         small                    large
* z- }* z+ b! {/ `8 @7 w- N來源:tw.knowledge.yahoo.com/question/question?qid=1608042312284
6#
發表於 2015-7-1 17:40:28 | 只看該作者
去CIC的網站看吧!!* A- d8 m8 U/ K& Z. i& K; y. c
上面有很多資訊!!
7#
發表於 2015-8-22 11:23:21 | 只看該作者
受教了....感謝感謝了Full-custom IC design style 全客製化設計! f) s8 u3 i0 c! |! |% a: K/ n4 q  Y+ w
消耗大量人力資源成本來進行佈線: D: T+ o* ^* ^' l3 r& J' I& t
簡單的比較6 V! U
8#
發表於 2021-7-30 08:21:08 | 只看該作者
一般來說
( q. z7 n* r' `- Gverilog流程會稱為cell based流程(數位流程)
1 }& A% Q/ u* i8 c, b8 U8 _full custom流程會稱為類比流程 ! F& v) Z) G8 r/ Y8 i
因為類比每個元件尺寸都需要嚴格設置
9#
發表於 2022-1-14 10:50:10 | 只看該作者
太好了 剛好也有這樣需求 謝謝分享喔
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 04:45 PM , Processed in 0.134017 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表