可程式化計數計時器8254問題

addn

各位大大

我看書上說回讀或鎖住命令,可以在計數時的任何一時間點栓鎖計數值

. v! z( P5 q' @4 Q1 G# _; f# V; t可是這樣在下列狀況下,難道不會栓鎖到錯誤的值嗎

2 B% f& H' g/ {
1 v3 h" x- z# r8 H( U, z# O8 u( w2 w
# {# [) M) N; ^謝謝

chip123

以下三項功能於 先前系統升級 後有做些調整，也因此產生些限制，現在都再開放！但請慎用，共同維持論壇專業討論空間！

評分時間限制(小時):
- i% w$ ?! a/ C* d& c7 A帖子發表後超過此時間限制其他用戶將不能對此帖評分，版主和管理員不受此限制，0 為不限制

  w- L1 ]3 X' J8 ^# I' E  ]版主評分限制:
. s1 n) W1 a. o2 P; V設置版主只能在自身所管轄的論壇範圍內對帖子進行評分。本限制只對版主有效，允許評分的普通用戶及超級版主、管理員不受此限制，因此如果賦予這些用戶評分權限，他們仍將可以在全論壇範圍內進行評分

$ r8 D$ v4 f* E  H允許重複評分:
選擇「是」將允許用戶對一個帖子進行多次評分，默認為「否」

addn

題外話

% z$ @2 [/ B$ e請問為什麼現在我都沒辦法對文章評分呢??
3 M3 m- X, V6 x, R4 I
會出現
% X0 h: _7 Q6 m6 g+ C0 H6 n"對不起，您不能對發表於 1 小時前的帖子進行評分，請返回。"
訊息

addn

原帖由 masonchung 於 2007-5-11 10:45 PM 發表
意思就是只有在 /WR =0 時 控制字組 D7~D0 才有意義
(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)＝＝>這個是在考慮8254外部電路訊號的設計,不允許的狀況
& h& N) v5 g. Y- W0 w. G所以,CLK可以不一樣嘛?
對了,LATCH_EN 你可以研究一下 ...

1.
   原來CLK要一樣或者有同步
7 x% `5 g% `- O2.
7 n9 B  a; F; q* s" Q' z   "at TCL maxCLK will not reflected in count value lached.==> TCL 為正值 ,counter 正在變化中,
8 d) o0 K( \& V. t% K# E    Latch值不確定"
$ i. `* n- R$ }9 ~, i+ Y8 `# `1 D
/ D# ?! Q9 r5 y, L    這點我倒認為他的意思是tcl大於等於max 45ns時會鎖到新值,而不是不確定,不曉得我的想法對不對?

masonchung

意思就是只有在 /WR =0 時 控制字組 D7~D0 才有意義
. ?- N3 Z4 x( [7 J- p" s% x- h(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)＝＝>這個是在考慮8254外部電路訊號的設計,不允許的狀況
) ]9 K" I. Y: n+ }" X3 z) o. i5 G所以,CLK可以不一樣嘛?
; L! ]( y( k' n* I6 h對了,LATCH_EN 你可以研究一下 就知道有無TCL時序限制
. b8 u, Y5 E9 A, ^9 H
[ 本帖最後由 masonchung 於 2007-5-11 10:50 PM 編輯 ]

addn

原帖由 masonchung 於 2007-5-11 09:06 PM 發表
把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼
) M8 H6 w$ O/ }# T) n) S1. ==> 軟體命令 在 /WR (硬體訊號＝0）時當然可以任何時間下鎖住命令(軟體命令） Latch值
2. ==> 硬體設計解決
& y+ F' b( l7 D+ l( N8 a0 _5 r3. 這個還需配合Latch Enable 的訊號 ...

板主大大您好
8 i" x' U$ k4 g- n' e+ {
) j$ X; B: q9 H. e# k我還是不明白"軟體命令 在 /WR (硬體訊號＝0）時當然可以任何時間下鎖住命令(軟體命令） Latch值"
的意思
, z! `) ~/ }4 c: s, b, |: L
假設用51來控制8254,且51的系統CLK與8254的CLK不同步,
( n& I+ ~/ \$ v$ L當51下鎖住命令時8254的CLK還是繼續在跑阿,51根本不知道
8254的CLOCK現在是什麼狀況,不會有剛好鎖到不確定值的狀況嗎???
(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)
. g3 c1 w: t) p1 ]# h

' e7 ^: v6 E. f' M* E" [0 P: {8 R可惜8254的DATASHEET裡面沒有詳細完整的內部構造電路圖

9 P. [3 I( p' P+ C我以前有用VHDL來寫8254的功能,可是在LATCH這部分的控制總覺得怪怪的
. U3 ]4 b0 S8 s; d- Q! Q/ l2 }上GOOGLE搜尋也找不到相關的詳細參考電路或設計

masonchung

If CLK present when writing a Counter latch or ReadBack Command,
& e- r& p  q" `# iat TCL min CLK will be reflected in count value latched ==> TCL 為負值 ,counter 正要開始變化, Latch值為舊值
at TCL maxCLK will not reflected in count value lached.==> TCL 為正值 ,counter 正在變化中, Latch值不確定

  D4 T7 e! j9 h$ E  C∼這樣應該很清楚了
, K# P4 c& A  ^7 Z5 m6 _( d0 |' Z4 p
) c7 i8 Z  Y$ @5 F, F5 s: N[ 本帖最後由 masonchung 於 2007-5-11 10:39 PM 編輯 ]

masonchung

把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼
1. ==> 軟體命令 在 /WR (硬體訊號＝0）時當然可以任何時間下鎖住命令(軟體命令） Latch值
2. ==> 硬體設計解決
6 O$ }9 s" A8 Z* V5 n/ Q. F3. 這個還需配合Latch Enable 的訊號(Gate？）才知道
) G2 E( C4 `- S( R, g: T
4 i% Y! ~6 O. S% t& [其實我也沒仔細看過8254只是實驗課有寫一下程式去控制一下
但是真的這些IC的SPEC是給外面的應用電路來參考時序圖
除非把8254的內部電路展開,我們才能說明這個時序圖
+ b9 }7 ~0 [6 l' S3 `4 j* i. S8 G$ J
[ 本帖最後由 masonchung 於 2007-5-11 09:40 PM 編輯 ]

addn

原帖由 masonchung 於 2007-5-11 12:47 AM 發表
把#1圖和#2圖對照一下
就知道為啥是這樣子囉
. k' }* Z- p6 X9 W$ B. ^#1圖的答案就在#5你自己問的問題中
7 o: x- p! ]0 C$ t  W; ]因為clk下緣會造成Counter變化
所以紅色區域不能為/wr的上緣
4 a( G- k/ m& c, q/ K2 X& z會Latch到不確定的值

: _5 o; Y; V( x( o您好
8 {* |( Y2 e% E8 S我也是這樣認為,可是不太確定所以上論壇跟各位大大請教

1.
' c# U2 G% |! x2 F$ W   如此那書上的敘述"可以在任何時間點,去下鎖住命令"這句話不就是錯誤的??
  x) w4 H2 w" T8 r2 D- m( i2 l' q2.
/ x) O1 Y+ \0 b. Q   一般在操作8254時,/wr並不會與clk同步,請問那要怎處理latch到錯誤值問題呢??
0 I0 @2 u: e9 Z% ]3.
8 [" b4 ~  l+ o" z1 y   8254 datasheet裡的一段文字
  "If CLK present when writing a Counter latch or ReadBack Command,
   at TCL min CLK will be reflected in count value latched,at TCL max
% l/ d) c# b5 p7 Z   CLK will not reflected in count value lached."
   請問這段文字是什麼意思呢??
" ?0 b. q1 x* U& P6 e
; k. F4 ^1 h# k. X7 |# U謝謝

masonchung

把#1圖和#2圖對照一下
就知道為啥是這樣子囉
#1圖的答案就在#5你自己問的問題中
因為clk下緣會造成Counter變化
. [7 S* A% g6 {0 ~/ ^6 ?0 M所以紅色區域不能為/wr的上緣
" S; Z1 B6 ^1 D. ~! T4 i; H會Latch到不確定的值
. R: H! {0 |; x8 ~
- p# j% V9 ?, N& L; P5 H[ 本帖最後由 masonchung 於 2007-5-11 12:54 AM 編輯 ]

addn

謝謝各位大大回覆
  F! D' B* b  P, U4 P
5 q6 `0 l1 h- C1 x4 r% J( `請問如下圖那是哪一段時間區間才可以latch計數值呢
: O" ]5 L* |( y$ N還有第二篇圖那一段文字敘述又代表什麼意思呢

謝謝
3 A  N1 B& b" d, o

jason_lin

我不知道8254的timingㄝ,不過一般SPEC.限制min跟max是有他一定的道理,過小或過大會latch 不到Data,
你上圖的例子,既然是set up time,就是一定要按照Spec.上定的,不然會latch不到資料,也就是說WR做write時,會write不到資料.^^

tommywgt

一個星期的問題囉, 沒人回答嗎?
jason_lin大大有空回答一下嗎?

addn

各位 大大

. B& m- r9 I% P) B- p' g請問關於8254時序Tcl的意思是什麼呢,
看完他的文字敘述還是搞不懂,
. s- X& E& T: I7 g6 N6 w2 Z2 yTcl: min-40ns,max45n是不是說寫入鎖住命令/wr上緣,要介於clk下緣算起
- U1 [, V/ Y! B8 Q2 f- q  D的-40ns~45ns的時間區間,低於或超過不行呢



謝謝