Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 46381|回復: 62
打印 上一主題 下一主題

[問題求助] Sansen讀書會...

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-11-10 15:11:55 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
剛剛看了一下Ch1...,好像有些許錯誤的地方哩...4 Z2 g) h! n& ?1 ?) x  \
Slide 0129: gmb 電流方向(Bluck 接地時S->D,if Vbs>0, 電流由D->S)
5 ^6 p/ H$ M/ P7 ~  VSlide 0134&0136: 應該是VGST(VGS-Vt)~0.2 V  m* d3 W' M1 O. ^6 S* p+ {0 x: M
歡迎大家踴躍討論一下...剛剛開始閱讀
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂124 踩 分享分享
63#
 樓主| 發表於 2024-6-7 10:04:08 | 只看該作者
本帖最後由 賴永諭 於 2024-6-7 10:05 AM 編輯
! ~- m1 _5 P: S" B8 V7 a
賴永諭 發表於 2024-6-6 11:16 AM
5 e7 |* }, f: S" W1 [- G- NTwo stage ring oscillator analysis文件上傳~~

5 A7 f! Y/ Y. [6 r8 `Two stage ring oscillator analysis文件上傳~~
" J0 ^! C/ J* k: Z/ B
62#
 樓主| 發表於 2024-6-6 11:16:57 | 只看該作者
Two stage ring oscillator analysis文件上傳~~
$ {8 D2 p9 g' @: g% o, A
61#
 樓主| 發表於 2024-6-6 11:12:29 | 只看該作者
Update 文件~6 _/ S$ u6 {8 P" p+ I" u6 r( d
Two stage ring oscillator analysis
1 @1 o! q* L0 l, ]
60#
 樓主| 發表於 2024-6-4 10:22:38 | 只看該作者
Design of Crystal Oscillators 4 w* V1 F' h) J( R% K4 q4 v6 e
slide 2255補充資料:Two stage ring oscillator analysis
+ w6 v  d) }! Z% ~. e7 ~
" o( V# [2 f" r4 q, N- a) T& s  n2 _https://drive.google.com/file/d/ ... Hq/view?usp=sharing7 J2 y1 M/ D( i2 v0 p
59#
 樓主| 發表於 2024-4-30 10:52:20 | 只看該作者
RIP ' Q7 Z5 p6 n3 _5 Z

: P7 V* y+ g' s! z1 E* G0 PIn Memoriam : Willy Sansen (1943-2024)7 ?# J7 v; [( W) F

! C2 }! S, V% r7 r# I# @https://bbs.eetop.cn/thread-968254-1-1.html
58#
 樓主| 發表於 2024-3-7 17:51:24 | 只看該作者
賴永諭 發表於 2024-3-4 04:01 PM
1 l, v+ Y: F/ Y" X' y: @slide 2222) Q9 W  I+ t' r) L1 A% g
Verify that RB>1/(RsC3^2Ws^2)

4 X* F6 W9 e/ igmA~ 4RsCL^2Ws^29 P' r! v4 I' n* S. I4 `* C
and 4WsCL^2/QCS/ k0 }$ f/ _; M" E- f, _

5 O( `. Z9 h8 c) a+ u6 s1 t: E0 V4 P* l5 H
57#
 樓主| 發表於 2024-3-6 11:07:00 | 只看該作者
slide 2264 Calculation of gmA
2 x; X7 m3 A6 V- W6 i
; [1 I- B$ y# j/ y( Cgmmax 應該是C1WC1/2C32 V2 }; j7 A- B9 L; D  w3 y
7 v/ f* b  D, Y7 D8 S
=>ther/2=gmax/(Ceff x ws)^2可推算出來
56#
 樓主| 發表於 2024-3-4 16:01:33 | 只看該作者
slide 2222
/ g( g- u( @& D$ k0 a, h7 VVerify that RB>1/(RsC3^2Ws^2)' g1 G1 `7 _8 j/ V7 w  q0 i. a
! ]1 ~1 A3 R' P( k
=>說明如下, cmos 負電阻~gmA/Ws^1C1C23 o1 M. j. Q# x- @+ a
用RB 來biasing 應該要大於1/gmA 電阻+ i7 j0 A1 W, o; {* T- e
所以RB應該大於1/(RsC1^2Ws^2)
0 j6 ?- G/ ]  D+ p/ _7 h* {2 G
55#
 樓主| 發表於 2024-3-4 16:00:53 | 只看該作者
slide 22225 h/ @5 N. \5 Q9 i
Verify that RB>1/(RsC3^2Ws^2)  @, j0 P# |8 j- k$ D
, D3 w$ m# E* O& K7 Q
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
. B8 ^  ^. N: b用RB 來biasing 應該要大於1/gmA 電阻
  @5 i3 x3 r2 ^  t/ Q( q所以RB應該大於1/(RsC1^2Ws^2)
% A! K  w1 ]3 {3 D( X
54#
 樓主| 發表於 2024-3-4 16:00:01 | 只看該作者
slide 2222
( j( U) Z( ^0 C" `% yVerify that RB>1/(RsC3^2Ws^2)
% X( b7 P' ~1 v/ E$ C5 n2 Z" `% J" Z  o+ E3 d0 G  B( W1 c
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2# |4 j. o1 J" I6 d& l9 Q
用RB 來biasing 應該要大於1/gmA 電阻
' h4 L$ T4 H7 u$ p/ d0 F+ `6 x  c+ C: e所以RB應該大於1/(RsC1^2Ws^2)5 J2 x- R1 `/ D! ~
53#
 樓主| 發表於 2024-3-4 15:59:46 | 只看該作者
slide 2222
7 Q+ ~  i7 ~$ b* z0 k/ I# {& z# w7 bVerify that RB>1/(RsC3^2Ws^2)
& ]0 l/ Z0 i2 C& |' c" t- E+ _, a: `, y
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
% o4 T8 v: [$ ]% g/ u* p用RB 來biasing 應該要大於1/gmA 電阻
4 q% A; R4 N+ ^2 t% m# w& p所以RB應該大於1/(RsC1^2Ws^2)2 o) \) |% k) o1 {' o
52#
 樓主| 發表於 2023-11-10 17:07:21 | 只看該作者
slide 0513
; e1 v  c; ^8 Z3 W( K2 w分享一下~~這張Gain bandwidth說明如下
* l* C( V# s2 L% l: }4 k1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。- @5 r" I! _+ p/ o
2. DC gain*-3dB bandwidth=GBW。0 u" g) d, [( v* i: I8 {- @% c" H
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta;只有DC gain=1/beta。
51#
 樓主| 發表於 2023-11-10 17:05:44 | 只看該作者
slide 0513
. a% m9 L6 o3 y+ L. b& M* c, k) B分享一下~~這張Gain bandwidth說明如下! \9 e: `, \$ R
1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
7 [  U- G, b& ?/ ^5 N2. DC gain*-3dB bandwidth=GBW。- U' a# {; |( k
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta;只有DC gain=1/beta。
50#
 樓主| 發表於 2022-8-5 12:03:06 | 只看該作者
slide 0444
- G( D& a2 N% uNoise of a current mirror with series R:
3 I$ g- z7 c. {2 H: I/ A前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!
/ a' l! y+ n; p) D! |- b還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~
; z- p4 G& B1 }5 i0 G謝謝~~幫忙回附一下
0 H$ y) V$ D5 U' @+ p+ a
49#
 樓主| 發表於 2022-3-30 12:22:00 | 只看該作者
Slide 025
/ E% n3 u" x+ q. ^0 q9 _* ?2 d: ZNoise will be explain in detail in Chapter 4.
48#
 樓主| 發表於 2021-9-3 19:45:16 | 只看該作者
Slide 2264: gm max=1/2(W*C1*C1/C3)
9 i3 `3 t- V* y$ I) _Ref: silde2219
' x# Q" w" y2 o$ P  w: A, B( qStart-up of oscillation 可知
47#
 樓主| 發表於 2021-9-3 17:27:29 | 只看該作者
Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)* w6 c5 n- o4 q* `
Current sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
/ Y1 H' W/ S, S所以Rm增加beta
46#
 樓主| 發表於 2021-9-1 00:36:01 | 只看該作者
賴永諭 發表於 2010-7-13 03:49 PM2 E( c+ V" z- Y7 L0 |/ W
回復 32# tuza2000
3 e+ p/ G% R1 B( T3 ?( W# U
上面說明有誤~& ?' a5 t1 Z: c) ]9 E8 r
實際上左邊diode connect pmos gate 與右邊M6相接0 z: V& \1 [. X% T8 d
45#
 樓主| 發表於 2019-2-12 16:46:01 | 只看該作者
slide 097
9 D1 e3 j- U- e1 j8 yIt is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW
: ?2 f" y& Q, s2 T( Ldepending on the phase margin required.) {  N1 o+ y0 n: y9 `  h5 m" y$ P
=> 更正
! V& M& H1 Z9 ?' R, p  HIt is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW* {- O+ Y4 v, X) R' {8 e. `
depending on the phase margin required.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-16 03:08 AM , Processed in 0.153519 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表