設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 請教有關調folding_cascode 放大器的訣竅
12345678910... 11下一頁
返回列表 發新帖
查看: 252083|回復: 208
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
st80069
跳轉到指定樓層
1#
發表於 2008-5-17 01:46:19 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
8 i7 t, m0 Y9 K
上面是在下正在做的差動放大器，正遇到瓶頸中...冏
! R$ G" l7 P6 j. N在下初入門，設計跟理論之間有極大的差距.....5 |+ `1 k8 O8 @8 `- H# C
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
$ U& Q' T% I  v* D) B, n' j所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
- a0 n. W6 C3 q; h* u等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
- [* V, d2 d* c4 l8 l& F. r% l: D7 e% w" Y% v
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
6 q" G/ l2 B1 z& h" ]: T4 H" t但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，' w7 |8 y5 ?$ w5 i
在下使用的是65nm的製程，所以VDD是1.2V，! D5 v# G( `# c- h
而我VCM的值則是固定在0.6V，. w; o# |# ?% e! M, M3 G
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
3 {) V0 }$ A4 ^& n
8 @3 a7 i1 W' B! F! I4 G所以有幾個問題跟訣竅想請教各位大大，
9 q+ S2 A+ M( t1.VCM的值真的需要固定在VDD的一半嗎??9 z& g+ Y' C" d* @

5 n) W6 T$ L$ Z* L$ p3 u2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?- G! K" Y! a# j7 w5 @* e- R
/ ^4 Z( K; E! u% e: h2 j& ^2 c
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....1 H; }; f$ M; x/ U9 D4 \4 |

9 y' j) {; A/ K大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...# c# x3 U( R& I2 E% F
希望各位有經驗的大大不吝指教(跪拜)~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂頂131 踩踩 分享分享
回復

使用道具 舉報

hiyato
推薦
發表於 2008-5-20 20:35:33 | 只看該作者
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
% m: z. o. g  S* V! ^附上他的paper讓大家研究看看。& j. x; T- D" a1 s
遊客，如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 1 反對 0

使用道具 舉報

st80069
2#
 樓主| 發表於 2008-5-18 13:53:39 | 只看該作者
PO上小弟的hspice好了
8 i% o8 B5 W6 m3 t# O* E/ u/ R***********folding*************
9 e6 Z0 w" |3 ^5 F& L$ c5 [.prot
) R4 X9 l5 W* q  E.lib 'xxxxx.lib' TT
  B1 z2 ?( w, L. w  y.unprot6 `3 S" x7 Y4 Q" G8 h
.globle VDD: K/ k( k& h" z" ^" j: o% b
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um" j. @" y4 P* D: M! s- g
***********description****************
2 H2 s6 x/ b8 e; x! W# B" i2 p*****************, T7 U8 w! q% W) G3 q% }
VDD vdd gnd! 1.2V
4 B. R4 W) ~& M  \& T* h. h
  ?5 D% N% S5 I% B- v* W0 I* R) EVB1 vb1 gnd! 0.74v
; b! S; m( X( ^  l, e( S; UVB2 vb2 gnd! 0.4v. _6 [1 t7 |6 S! C' p1 f
VB3 vb3 gnd! 0.38v2 `- P3 @: R" [( k  U

1 L1 Q) [$ ?8 p; `6 t6 sVCM vcm gnd! dc 0.6v
# D! n: A# ^% n6 n: z& YVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
9 Z; c; g, O3 [  b*VC vc gnd! DC 0V, H# |) @  }0 Y) Q0 W6 U
EIN+ in+ vcm vd gnd! 0.5
. S% R  I! U% ?$ n9 `: lEIN- in- vcm vd gnd! -0.5
; |: a% }2 K0 [: ~) z*****************) X3 S8 n' W9 B0 P( }/ K' `
5 p$ L6 W! A% p% s0 K( j6 r% N9 ]
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp3 ^0 U. N! `, q, ]0 g  a
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
) b5 `: z' T0 l1 z( R% Q& }6 j* A* [  s) eM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
! t4 h& a& _1 `! I- n% ~8 aM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4; [1 @) w( V2 L+ l, w0 r0 Q- w
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4. i8 `0 ~8 o- `7 ]
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
) K5 h0 F3 B- T% E* aM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3/ d' G+ F* [: p( T$ W
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
5 b1 N2 G( ~- [9 O; [* n# X  a( nM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn25 w) ?3 Q9 ?+ x/ E: P  ?, u

& `5 W$ E# x" F  U2 J***********analysis*************$ u- u1 N+ Z, O* h7 h
************output**************
6 X5 W0 g0 t5 i6 v2 }.op
6 P4 ~8 |& f, S" G4 I% v# X.option post
9 C" V, u" A$ `6 z; A8 C, h7 m  J.tf v(nout) vd8 n+ f- g" A8 a, i  V) m
.end2 Z, R; S( B' ~( K. E0 ^

8 J( K2 {! ]! v6 \! R4 ^" m8 i      v(nout)/vd                               = -115.0583
9 L3 Z/ {% A, D  @3 [1 U; U      input resistance at             vd       =  1.000e+20
( V- l3 u6 V# X" e      output resistance at v(nout)             =    1.0725x* I4 J: E7 P  S5 ~
增益只有115.... 要怎麼才能升到1k以上勒??
' J) y- _0 x: _  @- Q# e) L
2 h7 _/ b% K2 {- _% j[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
回復 支持 反對

使用道具 舉報

vince
3#
發表於 2008-5-19 23:28:39 | 只看該作者
one stage op with gain 40dB
4 w' ?# k3 H' V: t5 v: v差不多極限了
回復 支持 反對

使用道具 舉報

st80069
4#
 樓主| 發表於 2008-5-20 00:08:52 | 只看該作者
原來如此...原來是到極限了...1 Z% M8 `5 F+ {$ d/ O
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
% G; B. R' ^$ x4 X) M結果反而調不出我要的值，; z  m4 Y  p# w( C
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
3 b6 J. R- n9 z4 |
2 n" ?5 x' Q6 B; u! \& J
# V+ T9 z$ N& y多虧有vince大大的肯定，小弟才敢放手去做/ F- B' ?0 o% w( C% b+ [

$ f7 J9 [. V) t1 x" E4 M不過，現在卻又遇到個難題，
* i4 a0 D$ J: s3 @" S電壓值該怎麼調，或者W/L該怎麼分配，
0 i$ F' |3 w4 I* o7 W0 f才能讓Mdrive的部份便成SATURATION??
. P4 j0 T  _( l  h  r# t  |調了整整一個下午，linear就是linear，說不變就是不變....
& a0 ^8 C/ f/ ]% N1 y1 HM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
回復 支持 反對

使用道具 舉報

5#
發表於 2008-5-20 09:49:38 | 只看該作者
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話): n* U+ n6 U  N' r5 w  b
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉+ M9 L. ^. y) x+ W
你可以調看看
回復 支持 反對

使用道具 舉報

vince
6#
發表於 2008-5-20 11:21:02 | 只看該作者
能不能說明一下regulator的load是什麼?/ Q9 m& ~" p1 H! U# Q: }
因為看起來是IC內部的power
8 X3 P1 ~3 ?/ j9 ?  f需要多少電流?3 h+ ~  j) O) k9 f- G
regulator 的load regulation spec是多少?
4 _7 [1 I* D* ]* J; }+ x: u第一級OP bias電流多少?
: _) O$ a% \9 f# P8 {1 g1 ]" A. l這樣比較好提供意見　
回復 支持 反對

使用道具 舉報

kevin
8#
發表於 2008-5-20 22:05:47 | 只看該作者
thank you for sharing this material

評分

參與人數 1Chipcoin -3 收起 理由
sjhor -3 敷衍回覆！所有回覆內容都是一樣!!

查看全部評分

回復 支持 反對

使用道具 舉報

st80069
9#
 樓主| 發表於 2008-5-21 00:46:38 | 只看該作者
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。2 p+ G4 w0 ^; b+ |
謝謝hiyato大大提供的PAPER......
5 i6 j) F. Y+ c: }回vince大大，
! a8 b8 W" J5 r4 Q7 Oload預計是SRAM ARRAY，是作為SRAM的供應電壓用。. F$ v5 ]5 Y( C1 W* Z. d* L7 L4 K
剩下的...恩，也不太清楚，似乎是自己設計....' r+ n! \6 x0 Z/ a
所以...就想說先以增益為目標....
4 [4 S% @2 O% R. Y& ^0 F5 ~
1 D7 ?) n+ a% ~/ _: ^/ g[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
回復 支持 反對

使用道具 舉報

10#
發表於 2008-5-21 09:46:59 | 只看該作者
有資料可以參考嗎?
1 C- e0 a$ O# D" ~5 B' Y0 T" Y6 C( L5 W感謝大大們的分享~~~~~~~~~~~~~~`
回復 支持 反對

使用道具 舉報

11#
發表於 2008-5-21 09:50:07 | 只看該作者
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
& m5 N6 k' H$ Y- K, `4 w; H當然會犧牲headroom
回復 支持 反對

使用道具 舉報

finster
12#
發表於 2008-5-21 14:03:22 | 只看該作者
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner); y6 g. x1 f& G; P
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)" U! m- t: A2 }' ?) A9 |9 x* c
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
回復 支持 反對

使用道具 舉報

vince
13#
發表於 2008-5-22 00:14:10 | 只看該作者
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain2 e. G1 ]. B4 r/ `9 Y8 q
   原因是kbgriver所說的  9 G8 E: @- f/ _" X. V
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current5 a) n' e* K6 k
   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
9 I; I5 s7 s9 O: w& V9 B" h8 E   做了也是白做
9 b% T, A+ k% F" S1 Y- \: q3. gain大有他的好處  可是over design只是增加自己的困擾0 Q+ t9 }) {1 @
   所以你應該是要去算一下你到底需要多少gain6 T5 d. s( a0 D5 d3 g
4. 如果你是學生  而這個不是你論文的主要部分
- z# d+ J& ]0 }) M   那我會建議你用更簡單的架構  e" ?0 F5 i6 {- W, C+ r! n
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
# E4 \, r4 s/ d   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的! I9 M% [/ Q( j7 B& n
5. 你的VCM就是你的Vref 不是1/2 vdd2 M) j# ^; @' Q' s8 f- r+ \2 U3 Z  A+ Y
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了# X, r7 ]; k; a! M
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重6 t; p- [, t2 |% ~2 S
8. 今天話有點多  不好意思
回復 支持 反對

使用道具 舉報

14#
發表於 2008-5-22 09:03:41 | 只看該作者
XDD
" J# H: j8 P3 n$ }- I$ I不會拉，vince大大見解非常的寶貴唷！
2 w# T; x2 F; d5 u更謝謝finster大為我提供的建議，6 Y/ Q1 Z- e) h9 e- A) t
看到各位大大為我解答，讓我求助無門的情況下感動非常了
# C! D( ]% B& b, {7 S1 r: e+ j恩，我現在就試試各位大大的方法，跟建議，, f. {% E& \. D6 \% }' F
我試完後的結果再跟各位大大報告！" j. h2 P5 p6 |0 T5 q
謝謝大大們的不吝指教....  I  _: ]. E/ R6 n
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)0 w; [  o- J5 R+ L5 m' E
& w- I8 q# b2 f0 A: n
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
& i# S8 A8 w" \- N% Y而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....# P1 K+ f/ j5 H# a  B* d
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
2 H! d) f( q1 g  P* W小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~/ b- f( a: p8 f  N2 r; c

9 l5 W/ q* B" a4 H' R( k[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
回復 支持 反對

使用道具 舉報

st80069
15#
 樓主| 發表於 2008-5-22 09:46:01 | 只看該作者
咦?: W7 h. {' ]) r& v( g3 R
話說剛剛才發現，小弟忘了把同學的帳號登出而po文....../ u0 x3 l  c+ v7 C) }
(昏頭)* [  C7 r9 ], i+ a
抱歉抱歉....+ P9 X, {- z# w( h5 u4 p& A
finster大大說的....是指沒有MD和MC時的設計嗎??
7 T2 ^) ^+ O: q6 S) U9 O恩...那應該是我的寬長比設計的問題了...( z/ v1 T* @+ l/ n& i1 Y; L
我重新再重推做一次...8 v& {! b: K3 D, _
/ F# V) Z$ v& A- b$ K6 C- b
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
回復 支持 反對

使用道具 舉報

16#
發表於 2008-5-22 13:24:44 | 只看該作者
原帖由 hiyato 於 2008-5-20 08:35 PM 發表 6 g# w7 P3 A& e) C  y
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，) m% A/ |, R) R7 Q0 `+ t/ d
附上他的paper讓大家研究看看。
% R" {) J* l/ {**** 本內容被作者隱藏 *****
0 i9 w4 z! ?: h* E. L
regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
- N, m! `7 b4 j: ?( A 要錢以後再說。% E/ f) J1 q! O( s

2 K4 f- w8 Q' e0 K* x9 s3 [/ E0 S[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
回復 支持 反對

使用道具 舉報

finster
17#
發表於 2008-5-22 18:49:53 | 只看該作者
原帖由 st80069 於 2008-5-22 09:46 AM 發表
; ]) O  `( |* b) F8 E% i% j咦?. J8 U7 f8 B9 G" q0 U
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
/ y3 N# e$ M8 H, l' h(昏頭)
2 r3 U1 J& z& D) g' C1 I$ H& U) O抱歉抱歉...., j8 J& z8 b- A0 j, I
finster大大說的....是指沒有MD和MC時的設計嗎??0 G8 e6 j- W, z2 n
恩...那應該是我的寬長比設計的問題了...! @6 j7 h2 }- a
我重新再重推做一次...
6 y6 c( p6 M7 K' h9 c

* B5 k0 G( l) l9 h) w0 r9 k0 g) G9 n/ ?' o$ ^8 r9 d& k- u- ~( Y8 ?

$ o" |% _* p: S2 p9 Z. f- Z不了解你指的MD和MC的縮寫意思
# H) t  G; \5 p! P我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
  t4 ]4 H4 T, ?* @  |' W; m! f因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
9 A' \; I8 t) A自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
回復 支持 反對

使用道具 舉報

st80069
18#
 樓主| 發表於 2008-5-22 22:50:16 | 只看該作者
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定..... _- j5 u; q0 z& x  \
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
& o% x  Z3 f0 p7 U6 s很謝謝kgbriver的寶貴意見~~~
7 E1 o2 a" w* z: n2 B看finster大大的解說，
1 S: d: B2 O2 r( o發現OP的學問，還真是多....! s% E: P( e9 e0 a- L! {
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
8 c" P* E: J' u1 w: k' s* N" @
5 A5 u" U2 ~$ c- K2 \7 S6 w從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?! P9 m  K! r  I0 z/ P

# X$ ^( Y: @: v' o. U! O恩.....原來如此...; R/ X' k2 p$ h" x- X
今天發現了一個問題.....小弟的功率真是省到了一個極點....9 R8 G8 q' L: K
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
7 d# {1 I7 L2 R5 x) t8 \也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~* |) ~2 ~4 t, _
結果失敗....
6 s7 ?# ?- p" ~真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
0 K8 U0 _4 N  W" u4 v7 U大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
回復 支持 反對

使用道具 舉報

finster
19#
發表於 2008-5-27 22:32:37 | 只看該作者
原帖由 st80069 於 2008-5-22 10:50 PM 發表 ; r! n6 {) x8 j
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....& f  g1 j; U& \+ F. }6 ?! ~
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
% e: I0 @& f  z# r! d6 Q( A很謝謝kgbriver的寶貴意見~~~
# u$ A& t  b+ d4 b1 \; ?) V: G看finster大大的解說，. C/ ], ^0 l7 m5 O
發現OP的學問，還真是多....
6 P. W4 ^2 N2 i! ^% R唉...小 ...

3 [7 i# T0 Q* g& c- C5 {& S! r8 Q" v. v% b  @# A, L
5 Y$ U. w: L4 `2 t; z
我想,你有點誤會我的意思了
) D: S: D1 {1 j在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
/ \; M! D$ r+ x3 c% r& S而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

評分

參與人數 1 +5 收起 理由
st80069 + 5 唉呀呀~~~原來這個有評分的功能....這麼久

查看全部評分

回復 支持 反對

使用道具 舉報

st80069
20#
 樓主| 發表於 2008-5-30 10:34:07 | 只看該作者
原帖由 finster 於 2008-5-21 02:03 PM 發表 . i+ Y% I/ R# I% p
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)" ~( H1 y; [4 r  b( w) g0 h
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
: H: ^* Z1 S/ d9 A& W" l( m

- P* u/ G" M8 {. z# q$ k' K嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
+ i' A6 v2 U9 f  f' B  @哀....然後面積就變得超大超大....
回復 支持 反對

使用道具 舉報

下一頁 »
12345678910... 11下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-16 10:27 PM , Processed in 0.155520 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表