10 Chipcoin
有沒人有類似這個的疑問?
5 G# J/ G! I/ U: @! Q: L I; \ Can someone tell what are the different EDA tools that exists?
# H& F# z% I. }7 l- i8 C
2 d4 g7 _/ S9 H- }; U- @ 本版這些主題(投票、討論)你都看過了嗎?# s4 u$ v0 O n* q* b
3 F1 Y3 @5 O) B& i
EDA戰雲密佈!RD戰力分析?
0 l' r; O" X6 s! j3 R 實現65 nm設計需要購買哪些DFM工具?
) Z' W3 `; c1 t8 Y% F DFT 使用工具調查 DFM 工具戰力分析
" f# O; n& l5 a- U Cadence軟體工具介紹 Synopsys軟體工具簡介
4 N2 Q: U* Y8 i 預測2007年十大熱門EDA議題 ) ^* L# U4 A! e3 v
7 S9 l, V) f- P+ i9 j) q9 F EDA Innovation through Merger and Acquisitions - r9 ~- K4 w5 U6 K# q7 D3 Z' N
: {" U/ l$ H: q- g
: L$ d8 a# K( h* I/ _7 H
; Z3 r6 ]. W& k4 _
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
( _) Q2 M. q1 s, q8 j; N, y 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : " V1 g' C4 A! A6 x$ y/ u- |. c
- e8 l6 M; h. k0 d( {2 ~
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
2 [5 {1 t4 M) j2 } , _* ?1 J% `: a/ a* w" v
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?7 D6 d$ [% x* N9 h$ f$ X; A
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? , Y4 g- E; A" T4 _) Y2 O
3.激勵方案:也許... $ \* s4 o7 c: f ^( j% R) ?
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法.../ W" R0 X& q1 B- H
chip123 在沒有 APR 討論區 : 4 n, R: D% T, l9 `0 I+ D8 Z
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
. w7 ?$ X4 ^, k9 \2 k
/ @& E- p- q) L: R% N: V2 h chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
- h5 E: D* d/ y0 `2 } $ A8 j- q- p+ d' o+ c! C2 e
EDA 電子設計自動化
( C# U' P/ k& Y& [! E& G7 n Ø ESL設計與模擬design & simulation : r1 z# J. B0 q `' Z
Ø RTLsimulation
- ~3 r5 l+ [2 \ Ø 邏輯合成 Logic synthesis 3 {' H0 c* ^0 x1 K1 D: N
Ø IC 實現 (Implementation) 1 j5 u$ U( w4 O1 l2 z7 A8 p
Ø 定製佈局和佈線 Custom layout
! O- T. U u2 q( x* w+ J Ø 設計規則校驗 Design Rule check 6 f6 K2 Q5 x: \9 E/ D. G
Ø 解析度增強 (RET) 技術 ) V8 G0 Z# K* K$ N5 i) ~
Ø PCB 版圖工具 layout tool
0 y i X4 a0 {# D8 h( R' ] Ø FPGA 整合 6 D/ j! w9 [, W7 N! d
3 r' |# z" e. r# L; L+ Y
EDA Tools 的次分類 . m% Y/ H- q/ N9 m
5 c. h4 P l- @+ G& {$ P0 B' K
RF Simulator ( Xpedion ) 4 `9 c# T" n) N2 n( }
Transistor-Level Debug System ( Sandwork )
- s( H: F& L" J3 H& a! U Project & IP Management ( Synchronicity )
+ c. K2 |' j* q4 x HDL Simulator and Designer Series ( Mentor ) ; _9 ]4 [/ p: r9 O& J# F7 W
Characterization ( Magma's Silicon Correlation Division ) 0 q/ E, t0 V2 @) ~( z/ o& {0 O
PCB Layout & Signal Integrity ( Mentor ) , M; ]" x, x* j9 R
Physical Synthesis and Prototyping System ( Sierra Design ) / P& R5 {6 L1 y3 D0 o+ D
Automatic Constraints Generation ( FishTail )
! L" t. s: `! H4 n1 j6 }" N Verification and Emulation ( EVE )
' V) L; e' x4 P Power Analysis ( Sequence ) - J7 f9 {0 u; T5 ]( m0 w, F
Integration of OrCAD & PADS PowerPCB ( Precience )
' ^6 s% ?6 z$ W, O3 T; r- z- C Component Obsolescence & Supplier Management ( Precience )
% \* u* n! h# o f5 T" p PCB CAM ( WISE Software ) # z1 H2 B% t7 N# a2 Z0 G" @1 d
( {% |9 o; j9 m3 v" o. i
EDA環構服務
3 \" Z! B& M0 P* j4 v" G* Y Q http://www.nspark.org.tw/nspark/EdaServiceAction.do 3 v) T; ?$ H u L
我來回答